触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。
一个触发器具有如下的特点：
①两个互补的输出端Q和Q；
②“O”和“1”两个稳态； ③触发器翻转的特性；
④记忆能力。 1．对触发器的基本要求
1）应该具有两个稳定状态――0状态和1状态
2）能够接收、保存和输出信号
2．触发器的现态和次态
现态――触发器接收输入信号之前的状态叫做现态，用Qn表示。 次态――触发器接收输入信号之后的状态叫做次态，用Qn+1表示。 3．触发器的分类
1）按照电路结构和工作特点分
基本触发器、同步触发器、主从触发器和边沿触发器
2）按照（在时钟控制下的）功能分
RS型触发器、D触发器、JK触发器、T触发器和T触发器
4．时序逻辑电路 组合逻辑电路的特点是
电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F(X)。 时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。
由现在的输入状态和现在的输出状态共同决定下一次的输出状态。 电路特点
①输入、输出之间至少有一条反馈路径； ②电路中含有贮存单元。
时序电路的一般结构如图。 输入X X为输入变量； Z为输出变量；
Q为触发器的输出，称为 状态变量。Q n表示现态，Q n+1 表示次态；状态是时序电路的
触发器的状态输出CP
一个重要概念。
W为触发器的输入，也是时序电路的控制变量；CP为时钟脉冲。 5．描述时序电路逻辑功能的方法 (1)方程式：
①输出方程：Z=F1 (X，Q n) ②驱动方程：W=F2 (X，Q n) ③状态方程：Q n+1= F3 (W，Q n) (2)状态表
反映输入、输出、现态、次态之间的关系的表格。 (3)状态图
反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。 (4)时序图
表示各信号，电路状态等的取值在时间上的对应关系。 构成时序逻辑电路常用存储单元是触发器。
5.2 基本RS触发器 5.2.1
由与非门组成
直接置0、置1，是构成各种不同功能触发器的基本单元。 用与非门构成的RS触发器及逻辑符号如图。 1．功能分析
触发器的状态指Q端的状态。
(1)RD=0，SD=1，则触发器置0。在RD端加一 负脉冲（宽度＞2tpd），电路将可靠地翻转为Q=0状 态，并保持下来。
Q=0态，称为“复位状态”。
RD端称为“复位端”或称直接置0端。 (2)RD=1，SD=0，则触发器置1。在SD端加一 负脉冲（宽度＞2tpd），电路将可靠地翻转为Q=1状 态，并保持下来。
Q=1态，称为“置位状态”。
SD端称为“置位端”或称直接置1端。 (3)RD=1，SD=1，则触发器保持原来的状态。
例如： Q=1，Q、RD的全1使Q=0，Q的0又维持了Q的1，这是触发器的一个稳态。同理，若Q=0，则触发器将保持另一个稳态―0态。
SetResetSDQ
(4)RD=0，SD=0，
将迫使Q、端同时出现1态，破坏了正常的互补状态。对一个存储单元来说，这既不是“0”态，也不是“1”态，没有意义。
当RD、SD端的负脉冲同时撤消以后，则两门的输入有同时出现全1，于是，两门有争先恐后地向低电平翻转，触发器的状态不能确定。（若是有先有后地撤消RD、SD端的负脉冲，则触发器的状态是确定的。）
使用时，不许在RD、SD同时加信号！ 2．描述功能的方法
有状态转移真值表、特性方程、状态转移图和时序图(工作波形)等。
(1)状态转移真值表
以表格的形式描述文字定义，也叫特性表。根据上述分析，可列出基本RS触发器的状态转移真值表。→
现态Qn：触发器接收信号前的状态；
次态Qn+1：触发器接收信号后的状态；
Qn与R、S一起决定Qn+1。故列表时把Qn也 视为一个输入变量。
简化真值表→
(2)特性方程
次态的函数表达式。表示了Q输入(RD、SD)之间的关系。
简化真值表
Qn?1?D?RDQn
DD?0（约束条件）或者
(3)状态转移图和激励表
状态转移图：说明状态转换方向及条件的图形。
RD=SD激励表
RD=0 SD=×
激励表：欲使触发器从Qn→Qn+1的各种情况下， 要求输入所具有的条件。也称驱动表。
状态图和激励表是分析设计时序电路的重要工具。通过它们，不但能看出在某种数据输入下触发器的次态，而且也能知道要触发器从一种状态变为另一种状态时所必须的输入条件。
由或非门组成的RS触发器 由或非门构成的RS触发器
RD=SDQn?1?SD?DQn RDSD?0（约束条件）
4．基本RS触发器的应用
RD=0 SD=×
由正脉冲触发。注意真值表、特性方程和状态图的差别。分析从略。 ①可以存放一位二进制数码；
②构成消抖动电路。（也称单脉冲发生器，见教材P177之图5.2.7） 基本RS触发器结构简单，是构成其它类型触发器的基础。 存在问题：RS之间有约束，直接控制。
5.2.3 集成基本触发器
1.CMOS集成基本触发器
CC4044------4RS基本触发器
与非门构成、16脚、三态输出、输入低电平有效、违约Q和Q端均输出0； CC4043------4RS基本触发器
或非门组成、16脚、三态输出、输入高电平有效、违约Q和Q端均输出1；
2.TTL集成基本触发器
79---------
4个基本RS触发器、违约Q和Q端均输出1，内部电路及管脚如下。基本R-S触发器
查看: 1174|
摘要: 　　基本R-S触发器是直接复位（Reset）置位（Set）触发器的简称，由于它既是一种最简单的触发器，又是构成各种其他功能触发器的基本部件，故称为基本RS触发器。基本R-S触发器可由两个与非门或者两个或非门交叉耦合构 ...
　　基本R-S触发器是直接复位（Reset）置位（Set）触发器的简称，由于它既是一种最简单的触发器，又是构成各种其他功能触发器的基本部件，故称为基本RS触发器。基本R-S触发器可由两个与非门或者两个或非门交叉耦合构成。
　　1．与非门构成的基本R-S触发器
　　用与非门构成的基本R-S触发器的逻辑电路和逻辑符号分别如图1（a）和（b）所示。图中，
为两个互补输出端；R和为S输入端，R称为置0端或者复位端，S称为置1端或置位端；逻辑符号输入端的小圆圈表示低电平或负脉冲有效，即仅当低电平或负脉冲作用于输入端时，触发器状态才能发生变化。
　　（1）工作原理
　　根据与非门的逻辑特性，可分析出图1（a）所示电路的工作原理如下：
　　① R=1,S=1，触发器保持原来状态不变；
　　② R=1，S=0，触发器置为1状态；
　　③ R=0，S=1，触发器置为0状态；
　　④ 不允许出现R=0，S=0。
（2）逻辑功能描述
　　由工作原理可以归纳出钟控R-S触发器在时钟脉冲作用下（当时钟脉冲CP=1时）的功能表、激励表和次态方程。
　　①功能表
0　00　11　01　1
不变置1置0不定
　　②激励表
表2 激励表
0　00　11　01　1
d　00　11　00　d
　　③次态方程
　　触发器的次态方程为：
　　约束方程为：R·S=0
　　注意！！该触发器的功能描述形式与用或非门构成的基本R-S触发器完全相同，但该触发器仅当时钟脉冲CP=1时，才能实现上述逻辑功能。在中，时钟信号CP是一种固有的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑有时钟脉冲作用（CP=1）时的情况。
　　2．时钟控制D触发器
　　时钟控制D触发器只有一个输入端，逻辑电路和逻辑符号如图2（a）、（b）所示。该触发器是对钟控R-S触发器的控制电路稍加修改后形成的。修改后的控制电路除了实现对触发器工作的定时控制外，另一个作用是在时钟脉冲作用期间（CP=1时），将输入信号D转换成一对互补信号送至基本R-S触发器的两个输入端，使基本R-S触发器的两个输入信号只可能为01或者10两种取值，从而消除了触发器状态不确定的现象。
　　利用R、S不允许同时为0的约束，化简后可得到该触发器的次态方程：
　　因为R、S不允许同时为0，所以输入必须满足约束方程：
　　触发器的功能表、激励表和次态方程分别从不同角度对触发器的功能进行了描述，它们在时序电路分析和设计中各有用途。
　　2．或非门构成的基本R-S触发器
　　用或非门构成的基本R-S触发器的逻辑电路和逻辑符号分别如图3（a）和（b）所示。该电路的输入是正脉冲或高电平有效。
　　（1）工作原理
　　根据或非门的逻辑特性，可分析出图1（a）所示电路的工作原理如下：
　　①R=0，S=0，触发器保持原来状态不变；
　　②R=0，S=1, 触发器置为1状态；
　　③R=1，S=0, 触发器置为0状态；
　　④不允许出现R=1，S=1。
　　（2）逻辑功能描述
　　①功能表
　　或非门构成的R-S触发器的逻辑功能如表3.13所示，表中“d”表示触发器次态不确定。
表3 功能表
0　00　11　01　1
不变置1置0不定
　　 ②激励表
　　或非门构成的基本R-S触发器的激励表如表4所示。
表4 激励表
0　00　11　01　1
d　00　11　00　d
　　③次态方程
　　触发器的次态方程：
　　因为R、S不允许同时为0，所以输入必须满足约束方程：
　　基本R-S触发器最大的优点是结构简单。它不仅可作为记忆元件独立使用，而且由于它具有直接复位、置位功能，因而被作为各种性能更完善的触发器的基本组成部分。但由于基本R-S触发器的输入R、S之间存在约束条件，且无法对其状态转换时刻进行统一定时控制，所以它的使用范围受到一定限制。
上一篇：下一篇：
Powered by &
这里是—这里可以学习 —这里是。
栏目导航：时钟控制R-S触发器
查看: 340|
摘要: 　　实际应用中，往往要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲（CP）的控制，为此，在触发器的输入端增加了时钟控制信号，使触发器状态的变化由时钟脉冲和输入信号共同决定，这类触发器称为 ...
　　实际应用中，往往要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲（CP）的控制，为此，在触发器的输入端增加了时钟控制信号，使触发器状态的变化由时钟脉冲和输入信号共同决定，这类触发器称为“时钟控制触发器”或者“定时触发器”。
　　特点：时钟脉冲确定触发器状态转换的时刻（何时转换），输入信号确定触发器状态转换的方向（如何转换）。
　　对于时钟控制触发器，通常把时钟脉冲（CP）作用前的状态称为“现态”，而把时钟脉冲（CP）作用后的状态称为触发器的“次态”。常用的时钟控制触发器有R-S触发器、D触发器、J-K触发器和T触发器四种类型，每种类型又可分为不同的结构形式。下面以简单结构为例对四类触发器进行介绍。
　　时钟控制R-S触发器的逻辑电路和逻辑符号如图1（a）、（b）所示。它由4个与非门构成，与非门G1、G2构成基本R-S触发器，与非门G3、G4组成控制电路，称为控制门。
　　（1）工作原理
　　①当时钟脉冲CP=0时，门G3、G4被封锁。不管R、S端的输入为何值，两个控制门的输出均为1，触发器状态保持不变。
　　②当时钟脉冲CP=1时，控制门G3、G4被打开，这时输入端R、S的值可以通过控制门作用于上面的基本R-S触发器。
　　●当R=0，S=0时，控制门G3、G4的输出均为1，触发器状态保持不变；
　　●当R=0，S=1时，控制门G3、G4的输出分别为1和0，触发器状态置成1状态；
　　●当R=1，S=0时，控制门G3、G4的输出分别为0和1，触发器状态置成0状态；
　　●当R=1，S=1时，控制门G3、G4的输出均为0，触发器状态不确定，这是不允许的。
　　即：当时钟脉冲信号CP为低电平（CP=0）时，状态保持不变；当时钟脉冲信号CP为高电平（CP=1）时状态随输入信号发生转移。
（2）逻辑功能描述
　　由工作原理可以归纳出钟控R-S触发器在时钟脉冲作用下（当时钟脉冲CP=1时）的功能表、激励表和次态方程。
　　①功能表
表1 功能表
0　00　11　01　1
不变置1置0不定
　　②激励表
表2 激励表
0　00　11　01　1
d　00　11　00　d
　　③次态方程
　　触发器的次态方程为：
　　约束方程为：R·S=0
　　注意！！该触发器的功能描述形式与用或非门构成的基本R-S触发器完全相同，但该触发器仅当时钟脉冲CP=1时，才能实现上述逻辑功能。在钟控触发器中，时钟信号CP是一种固有的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑有时钟脉冲作用（CP=1）时的情况。
上一篇：下一篇：
Powered by &
这里是—这里可以学习 —这里是。
栏目导航：555单稳态触发器电路中，对触发脉冲的幅度有什么要求？_百度知道
555单稳态触发器电路中，对触发脉冲的幅度有什么要求？
我有更好的答案
看下555的技术说明书，里面有Tf，分别是上升和下降时间。输入作用脉冲要相应地大于这两个参数才会被触发、Tr
幅度≤1/3Vcc,
宽度＜输出
其他类似问题
为您推荐：
单稳态触发器的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁