实验用的与非门中不用的输入端如何处理?_百度知道
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。
实验用的与非门中不用的输入端如何处理?
MOS；（2）可以通过一个用用的电阻接Vcc；（3）将不用的输入端与使用端并联：接Vcc。TTL：TTL与门、与非门：（1）可直接接Vcc。TTL或门、或非门：（1）接地
采纳率：16%
为您推荐：
其他类似问题
与非门的相关知识
等待您来回答当前位置： >>
数电PPT第三章门电路
3.3.5 其它类型的 TTL 门电路一、其他逻辑功能的门电路TTL门电路的定型产品中，除了除了反相器、 与非门外，还有与门、或门、或非门等等常见的类 型。尽管它们的逻辑功能不同，但输入输出端的电 路结构形式与反相器和与非门基本相同，因此前面 介绍的反相器的输入输出特性对这些门电路同样适 用。注意：计算与非门输入电流时，应根据输入端的不同工 作状态区别对待。 把两个输入端并联使用时，低电平输入电流与反 相器相同；高电平输入时，总的输入电流为单个输 入端的高电平输入电流的两倍。I IL ? I I 1 ? I I 2VCC ? 0.7V ? R1IIH = 2 IIH1 =β反 IB2 两个等效集电极电流或非门与或非门?两个完全一样的输入电路 ? ?因为T2和T2 的输出并联所以A、B任何一个为1均使T5导通，T4截止 ? VO ? VOL 只有A、B同为0，才有T5截止，T4导通 ? VO ? VOH? 输入电流计算时，I IH 和I IL均加倍二、集电极开路门（OC门）推拉式输出电路结构局限性：（1）输出端不能并联使用。若两个门输出一高一低，当两个门的输出端并联以后，有很大的电流同时流过这两个门的输出级， 电流的数值远远超过正常的工作 电流，可使门电路损坏。且输出 端也呈现不高不低的电平，不能 实现应有的逻辑功能。（ 2 ）在采用推拉式输出级的门电路中，电源 一经确定（通常规定为5V），输出的高电平也就 固定了（不可能高于电源电压5V），因而无法满 足对不同输出高电平的需要。集电极开路门（简称OC门）就是为克服以上 局限性而设计的一种TTL门电路。1．集电极开路门的电路结构 (1)电路结构：输出级是集电极开路的。 (2)逻辑符号：用“◇”表示集电极开路。 集电极 开路集电极开路的TTL与非门 （a）电路 （b）逻辑符号(3)工作原理：当VT3饱和，输出低电平UOL＝0.3V；当VT3截止，由外接电源E通过外接上拉电阻提供高电平UOH＝E。（输入至少有一个低电平） 因此， OC门电路必须外接电源和负载电阻，才能提供高电平输出信号。2. OC门的应用举例(1) OC门的输出端并联，实现线与功能。 RL为外接电阻。 两个或多个 OC 门的输出端直接 相连，相当于将这些输出信号相与， 称为线与。Y1 =ABY2 = CDY1 0 0 1 1Y2 0 1 0 1Y 0 0 0 1Y ? Y1 ? Y2 ? AB ? CD ? AB ? CD图2-20 OC门的输出端并联实现线与功能（2）用OC门实现电平转换用OC门实现电平转换的电路 ，根据要求选择外接 电源的大小，就可以得到所需的UOH.此外，有些OC门 的输出管设计得尺寸较大，足以承受较大电流和较高 电压，可以直接驱动小型继电器。TTL 与非门有时需要驱动其他种类门电路， 而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。 VDD RLOC 门的 UOL ? 0.3V，UOH ? VDD，正好符 合 CMOS 电路 UIH ? VDD，UIL ? 0的要求。(3)驱动发光二极管[例] 下图为用 OC 门驱动发光二极管 LED 的显示电路。 已知 LED 的正向导通压降 UF = 2V，正向工作电流 IF = 10 mA，为保证电路正常工作，试确定 RC 的值。 分析：该电路只有在 A、B 均为高 解：为保证电路正常工作，应 电平，使输出 uO 为低电平时， 满足 LED 才导通发光；否则 LED 中无 5V ? U F ? U OL 电流流通，不发光。 I RC ? ? IF RC 要使 LED 发光，应满足 5V ?2。 V ? 0.3 V I ? I = 10 mA 即 Rc ? 10 mA FRC因此RC = 270 ?3、外接负载电阻RL的计算要求： 1 、OC门输出管全部截止时，VO ? VOH ? RL不能太大 （得RL的上限） 2、OC门仅一个输出管导通，VO ? VOL ? RL不能太小 否则i L过大（得RL 下限）输出为低电平且 输出管只有一个导通： 输出管全部截止即 输出为高电平时：OC门同时截止，截止漏电 流为I OH ,负载输入电流为I IH为保证VO ? VOH , 则VCC ? RL ( nI OH ? mI IH ) ? VOHV 'CC ? VOH 所以RL ? ? RL(max) nI OH ? mI IHOC门全部截止当仅一个OC门导通，OC门饱和时允许的最大电流为I LM 负载门输入电流为I IL 为保证VO ? VOL , 且I L不过大，RL不能太小V 'CC ? VOL 所以RL ? ? RL(min) I LM ? m?I ILOC门只有一个导通××三、 三态输出门电路（TS门）Three state Output Gate 简称 TS 门。三态门电路的输出有三种可能出现的状态： 高电平、低电平、高阻态。 高阻态： 输出为悬空、悬浮状态，又称为禁止状态。 测电阻为∞，故称为高阻状态。测电压为0V，但不是接地。因为悬空，所以测其电流为0A。1、电路结构：普通门的基础上增加了附加控制电路。 EN = 0 （Enable）时，电路为正常的与非工作 状态，所以称控制端低电平有效。 2、工作原理：三态控制端 低电平有效1Y＝AB0截止1.0V1.0V截止悬空截止10导通当EN = 1时，门电路输出端处于悬空的高阻状态。控制端高电平有效EN = 1 时，P = 1，uP = 3.6V， VD 截止，电路等 效为一个输入为 A、 B 和1 的 TTL 与 非门。 Y = AB 截止 1 1 Y=AB 为什么要用两个 反相器？(2)逻辑符号低电平有效控制端低电平有效的三态门用“” 表示输出 为三态。高电平有效控制端高电平有效的三态门2．三态门的主要应用－实现总线传输要求各门的控制 端EN轮流为高电平， 且在任何时刻只有一 个门的控制端为高电 平。 如有8个门，则8 个EN端的波形应依 次为高电平，如下页 所示。
用三态输出门构成双向总线DO DO/DIDI(2)用三态输出门构成双向总线DO工作 DO DO/DI 高阻态 DIEN = 1 时， 数据 DO 经 G1 反相后 DO传送 到总线上。 EN =0 时， 数据 DI ，经 G2 反相后为 DI。DI3.3.6 TTL数字集成电路的各种系列基本系列即74系列与54系列的电路具有完全相同的 电路结构和电气性能参数。系列参数工作环境温度74系列 0~70OC54系列 -55~125OC电源电压工作范围5V±5%5V±10%为了提高工作速度，降低功耗，提高抗干扰能力， 各生产厂家对门电路作了多次改进。 一、74H和74L系列所有电阻阻值降低一倍，并采用复合 管，提高速度但代价是增加了功耗。 所有电阻阻值提高一倍，降 低功耗但牺牲了速度二、肖特基系列(74S/54S) (1) 采用了抗饱和 三极管：又称为肖 特基钳位三极管， 能使ce间饱和压降 保持在0.4V， 避免 深度饱和，大大减 少传输延迟时间； (2) 采用有源泄 放电路: 进一步缩短传输延迟时间，同时电压传输特性上没有 线性区，更接近理想开关特性，改善了电压传输特性；缺点：功耗增大，输出低电平升高。三、低功耗肖特基系列(74LS/54LS)沿用74S系列提高工作速度的两个方法：采 用抗饱和三极管和引入有源泄放电路。同时采取 多种措施降低功耗。 四、74AS (advanced schottky) 电路结构与74LS相似，工作速度更高，但功 耗比74LS大，比74S略小。 五、74ALS 其延迟-功耗积是所有TTL系列中最小的一种。 六、74F 速度与功耗均介于74AS和74ALS之间。在不同系列 TTL 中，器件型号后面几位数字相同 时，通常逻辑功能、外型尺寸、外引线排列都相同。 但工作速度(平均传输延迟时间 tpd )和平均功耗不同。 实际使用时，高速门电路可以替换低速的；反之 则不行。例如 CT7400 CT74L00 CT74H00 CT74S00 CT74LS00 CT74AS00 CT74ALS00 双列直插 14 引脚 四 2 输入 与非门 xx74xx00 引脚图补充：TTL 集成逻辑门电路的使用注意事项一、输出端的连接普通 TTL 门输出端不允许直接并联使用。三态输出门的输出端可并联使用，但同一时 刻只有一个门工作，其他门输出处于高阻状态。 集电极开路门输出端可并联使用，但公共输 出端和电源 VCC 之间应接负载电阻 RL。 输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。二、闲置输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与 有用输入端并接。 接 VCC 通过 1 ~ 10 k? 电阻接 VCC与有用输 入端并接 TTL 电路输入端悬空时相当于输入高电平，做实 验时与门和与非门等的多余输入端可悬空，但实际使 用中多余输入端一般不悬空，以防止干扰。或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接三、电源电压及电源干扰的消除 对 54 系列电源电压应满足 5 V ? 10%，对 74 系列 电源电压应满足 5 V ? 5%。 为防止动态尖峰电流或脉冲电流通过公共电源内阻 耦合到逻辑电路造成干扰，需对电源进行滤波。四、电路安装接线和焊接应注意的问题连线要尽量短，最好用绞合线；整体接地要好，地 线要粗而短。 焊接用的电烙铁不大于 25 W，焊接时间要短；焊接 完毕后，只能用少许酒精清洗。3.4 CMOS 门电路主要要求：是由增强型 PMOS 管和增强型 NMOS 管组成 掌握 CMOS 反相器的电路、工作原理 的互补对称 MOS 门电路。比之 TTL，其突出优点 为：微功耗、抗干扰能力强。和主要外特性。理解 CMOS 与非门、或非门、开路门、三态门和传输门的电路和逻辑功能。理解 CMOS 数字集成电路的应用要点。3.4 CMOS门电路MOS 门电路：以 MOS 管作为开关元件构成的 门电路。 MOS 门电路，尤其是 CMOS 门电路具有制造 工艺简单、集成度高、抗干扰能力强、功耗低、价 格便宜等优点，得到了十分迅速的发展。3.4.1 MOS管的开关特性MOS管按导电载流子的带电极性可分有NMOS管 和PMOS管两种。当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(意为互补)。按照导电沟道形成机理不同，NMOS和PMOS又各有增强型和耗尽型两种。 在数字电路中，多采用增强型。一、MOS管的结构以N沟道增强型为例：VGS=0时，D-S间是两个背向PN结串联，iD=0 加上+VGS，且足够大至VGS &VGS (th), D-S间形成导 电沟道（N型层） 开启电压二、输入特性和输出特性输入特性：直流电流为0，但存在栅极输入电容CI （几皮法），对动态有影响。 输出特性： iD = f (VDS) 对应不同的VGS下得一族曲线 。漏极特性曲线（分三个区域） ①截止区：VGS&VGS(th)，iD = 0, ROFF &109Ω②恒流区：iD 基本上由VGS决定，与VDS 关系不大。③可变电阻区：当VDS 较低时VDS i D ? 常数（电阻） VGS 2 VGS 一定时，这个电阻受 i D ? I DS ( ? 1) VGS 控制、可变。 GS ( th) 此时DS间RONV 变得很小（ 1KΩ以内）。当VGS ? ? VGS ( th)，i D ? VGS2③ ② ①MOS管的基本开关电路因 为 ROFF ? 109 ? , RON ? 1 K? 只 要RON ? ? RD ? ? 9 ROFF , 则 ：因为 ROFF ? 10 ? , RON ? 1 K? 只要RON ? ? RD ? ? ROFF , 则：当V I ? V IL ? VGS ( th) ? ?? T截 止? ?? VO ? VOH ? V DD 当V I ? V IH ? VGS ( th) ? ?? T导 通? ?? VO ? VOL ? 0 所 以 MOS 管D ? S间 相 当 于 一 个 V 受 I控 制 的 开 关 。当VI ? VIL ? VGS ( th) ? ?? T截止 ? ?? VO ? VOH ? VDD 当VI ? VIH ? VGS ( th) ? ?? T导通 ? ?? VO ? VOL ? 0 所以 MOS管D ? S间相当于一个受VI 控制的开关。开关等效电路OFF ，截止状态ON，导通状态3.4.2 CMOS反相器的电路结构和工作原理一、基本电路结构PMOS管 负载管 NMOS管 驱动管CMOS反相器开启电压|V(GS)thP|=V(GS)thN，且小于VDD。二、工作原理当uI= UIL=0V时， VTN截止，VTP导通， uO = UOH≈VDD导通UIL=0VUOH≈VDD 截止 CMOS反相器截止 UIH= VDD UOL≈ 0V 导通当uI =UIH = VDD ， VTN导通，VTP截止， uO =UOL≈0VCMOS反相器逻辑功能：实现反相器功能（非逻辑）。工作特点： VTP和VTN总是一管导通而另一管截止，流过 VTP和VTN的静态电流极小（纳安数量级），因而 CMOS反相器的静态功耗极小。这是CMOS电路最突 出的优点之一。三、电压传输特性和电流传输特性AB段：VI ? VGS (TH ) N T1导通，T2截止 ? VO ? VOH ? VDD CD段：VI ? VDD ? VGS (TH ) P T2导通，T1截止 ? VO ? VOL ? 0 BC段：VGS (TH ) N ? VI ? VDD ? VGS (TH ) P T1 , T2同时导通, 若两管参数完全对称 1 1 VI ? VDD时，VO ? VDD 2 2 在AB和CD段，因总有一个管子截止， 因此内阻很高，漏极电流近似为零。 在BC段，两管均导通，电流较大， 应避免长时间工作在BC段，四、输入噪声容限国产CC4000系列CMOS电路中规定，输出高、低电 平的变化不大于10%VDD时，输入信号低、高电平允许的 最大变化量为VNL和VNH.?结论：可以通过提高VDD来提高噪声容限3.4.3 CMOS 反相器的静态输入和输出特性一、输入特性栅极和衬底间存在输入电容，而二氧化硅绝缘层非 常薄，很容易被击穿，因此必须采取保护措施。二、输出特性1.低电平输出特性VOL ? f ( I OL )同样的I OL下，VGS ? ?VOL ?输出电压VOL即为v DS 2，所以输出 特性实际上就是T2的输出特性曲线。二、输出特性2.高电平输出特性VOH ? f ( I OH )同样的I OH下， VGS ?? VOH ? 越少动态特性略。CMOS电路的优点（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。 （2）抗干扰能力很强。 输入噪声容限可达到VDD/2。 （3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围 内正常工作。 （4）输入阻抗高。 （5）负载能力强。 CMOS电路可以带50个同类门以上。 （6）逻辑摆幅大。（低电平0V，高电平VDD ）3.4.4 其它类型的CMOS门电路一、带缓冲极的CMOS门以普通CMOS与非门为例： 电路结构简单，但存在严重 缺点： 1、输入状态不同时输出电阻相 差很大，最多达4倍；与非门结构特点： 2、输出的高低电平受输 入端数目的影响 驱动管相串联， 输入端越多，VOL 越高，VOH也更高 负载管相并联。3、输入端工作状态不同是对电压传输特性也有影响。一、带缓冲极的CMOS门 解决办法： 采用带缓冲级的结构，就是在门电路的每个输 入端、输出端各增设一级反相器，这些具有标准参 数的反相器就称为缓冲器。逻辑功能发生了变化。或非门 ? 缓 冲 器? 与 非 门二、CMOS 传输门C PMOSu I /u O VDD 由一对参数对称一致的 增强型 NMOS 管和 PMOS 管并联构成。 MOS 管的漏极和源极结 构对称，可互换使用，因此 CMOS 传输门的输出端和输 入端也可互换。uO/uIINMOS C CMOS传输门电路结 构二、CMOS 传输门C PMOSu I /u O VDD当 C = VDD，uI = 0~VDD时，VN、VP 中至少有一管导 通，输出与输入之间呈现低 电阻，相当于开关闭合。即 uO = uI，称传输门开通。uO/uII当 C = 0V，C = VDD，uI = 0 NMOS ~ VDD 时，VN、VP 均截止，输出 C 与输入之间呈现高电阻，相当于 CMOS传输门电路结 开关断开。uI 不能传输到输出端， 称传输门关闭。 构二、CMOS传输门 由于VTP和VTN在结构上对称，图中的输入 和输出端可以互换，又称双向开关。 传输门是一个理想的双向开关，可传输模 拟信号，也可传输数字信号。双向模拟开关应用举例① CMOS模拟开关：实现单刀双掷开关的功能。 C = 0时，TG1导通、TG2截止，uO = uI1； C = 1时，TG1截止、TG2导通，uO = uI2。CMOS模拟开关② CMOS三态门 当EN= 0时，TG导通，F=A； 当EN=1时，TG截止，F为高阻输出。CMOS三态门 (a)电路 (b) 逻辑符号三、CMOS 三态输出门VDD VP2VP1A VN1 EN VN2在反相器基础上串 接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的 栅极分别受 EN 和 EN 控制。YEN低电平使能的 CMOS 三态输出门工作原理0VDD VP2 导通 VP1 EN = 0 时，VP2 和 VN2 导通，呈现低电阻，不影 响 CMOS 反相器工作。 Y=A YAY=A VN1EN 01导通 VN2低电平使能的 CMOS 三态输出门VDD 1 VP2 截止 VP1 A EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高 阻态。 因此构成使能端低 电平有效的三态门。VN1ZYEN 10截止 VN2EN低电平使能的 CMOS 三态输出门四、漏极开路的门电路（OD门） 1. 可将输出并联使用，实 现线与或用作电平转换 、驱动器? ? 2.使用时允许外接RL ,VDD (VDD 可以不等于VDD ) 3. RL的计算方法与OC门类似3.4.5 CMOS数字集成电路的系列CMOS4000 系列 由于CMOS电路 功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； UTH ? VDD / 2，噪声 容限UNL ? UNH ? VDD 工作频率低，fmax = 5 MHz； / 2，因此抗干扰能 驱动能力差。 力很强。电源电压 高速CMOS 系列 越高，抗干扰能力 (又称 HCMOS 系列) 越强。 功耗极低、抗干扰能力强；电源 电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。MOS 管存在较大的极间电容，这是 CMOS4000 系列门电路开关速度不高的原因。因 此，要提高 MOS 管的开关速度就必须设法减小 MOS 管的极间电容。为此，需要减少 MOS 管的 导电沟道长度，缩小 MOS 管的几何尺寸，从而 提高了开关速度。 高速CMOS系列产品的传输延迟时间缩 短到了10nS左右，仅为4000系列的十分之一。3.4.6 CMOS电路的正确使用一．输入电路的静电保护 CMOS电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点：（1）所有与CMOS电路直接接触的工具、仪 表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属 屏蔽层做包装材料。 （3）多余的输入端不能悬空。输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。二、电源电压 1. 注意不同系列 CMOS 电路允许的电源电压范围不 同，一般多用 + 5 V。电源电压越高，抗干扰能力 也越强。2. CMOS 电路的电源电压极性不可接反，否则，可 能会造成电路永久性失效。 3. 在进行 CMOS 电路实验，或对 CMOS 数字系 统进行调试、测量时，应先接入直流电源，后接 入信号源；使用结束时，应先关信号源，后关直 流电源。三、闲置输入端的处理1. 闲置输入端不允许悬空。2. 对于与门和与非门，闲置输入端应接正电源或高 电平；对于或门和或非门的闲置输入端应接地或 低电平。3. 闲置输入端不宜与使用输入端并联使用，因为这 样会增大输入电容，从而使电路的工作速度下降。 但在工作速度很低的情况下，允许输入端并联使 用。四、输出端的连接1. 输出端不允许直接与电源 VDD 或地（VSS）相连。 2. 为提高电路的驱动能力，可将同一集成芯片上相 同门电路的输入端、输出端并联使用。 3. 当 CMOS 电路输出端接大容量的负载电容时， 为保证流过管子的电流不超过允许值，需在输 出端和电容之间串接一个限流电阻。3.5 TTL电路和CMOS 电路的接口TTL和CMOS电路的电压和电流参数各不相同，需要采用接口电路。 一般要考虑两个问题：一是要求电平匹配，即驱动门要为负载门提供符合标准的输出高电平和低电平；二是要求电流匹配，即驱动门要为负载门提供足够大的驱动电流。一、 TTL门驱动CMOS门1、电平不匹配TTL门作为驱动门，它的UOH≥2.4V,UOL≤0.5V；CMOS门作为负载门，它的UIH≥3.5V，UIL≤1V。 可见，TTL门的UOH不符合要求。 2、电流匹配 CMOS电路输入电流几乎为零，所以不存在问题。3、解决电平匹配问题① 外接上拉电阻RP 在TTL门电路的输出端外接一个上拉电阻RP， 使TTL门电路的UOH≈5V。（当电源电压相同时）②选用电平转换电路(如CC40109)若电源电压不一致时可选用电平转换电路。CMOS电路的电源电压可选3~18V；而TTL电路的电源电压只能为5V。 ③ 采用TTL的OC门实现电平转换。 若电源电压不一致时也可选用OC门实现电平转换。二、CMOS门驱动TTL门1、电平匹配 CMOS门电路作为驱动门，UOH≈5V，UOL≈0V； TTL门电路作为负载门，UIH≥2.0V，UIL≤0.8V。 电平匹配是符合要求的。 2、电流不匹配 CMOS门电路4000系列最大允许灌电流为0.4mA，TTL门电路的IIS≈1.4 mA，CMOS4000系列驱动电流不足。3、解决电流匹配问题① 选用CMOS缓冲器比如，CC4009的驱动电流可达4 mA。② 选用高速CMOS系列产品 选用CMOS的54HC/74HC系列产品可以直接驱 动TTL电路。 CMOS电路常用的是4000系列和54HC/74HC 系列产品，后几位的序号不同，逻辑功能也不同。[例] 试改正下图电路的错误，使其正常工作。 CMOS 门悬空 悬空TTL 门≥OD 门&EN(a)解： CMOS 门 VDD Ya = AB(b) TTL 门(c)(d) VDDOD 门 A EN = 1 时 Y d= B EN = 0 时Yb = A + BYc = A第2章小结①利用半导体器件的开关特性，可以构成与门、或门、 非门、与非门、或非门、与或非门、异或门等各种逻辑门电 路，也可以构成在电路结构和特性两方面都别具特色的三态 门、OC门、OD门和传输门。②随着集成电路技术的飞速发展，分立元件的数字电路 已被集成电路所取代。③TTL电路的优点是开关速度较高，抗干扰能力较强， 带负载的能力也比较强，缺点是功耗较大。 ④CMOS电路具有制造工艺简单、功耗小、输入阻抗高、 集成度高、电源电压范围宽等优点，其主要缺点是工作速度 稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已 有了大幅度的提高。CMOS 数字 集 成电 路 主要 有 CMOS4000 系列 和 HCMOS 系列。CMOS4000 系列工作速度低，负载 能力差，但功耗极低、抗干扰能力强，电源电压范 围宽，因此，在工作频率不高的情况下应用很多。 CC74HC 和 CC74HCT 两个系列的工作频率和负载 能力都已达到 TTL 集成电路 CT74LS的水平，但功 耗、抗干扰能力和对电源电压变化的适应性等比 CT74LS 更优越。因此，CMOS 电路在数字集成电 路中，特别是大规模集成电路应用更广泛，已成为 数字集成电路的发展方向。
更多搜索：
All rights reserved Powered by
文档资料库内容来自网络，如有侵犯请联系客服。技术小站：
地点：深圳
时间：11月2日 14:00 - 17:00
地点：深圳
时间：11月8日 13:00 - 17:30
地点：东莞
时间：11月9日 14:00 - 17:00
地点：西安
时间：11月16日 14:00 - 17:00
零基础快速成为Android项目开发工程师
ARM裸机开发实战(第1期加强版)
张飞硬件设计与开发视频教程
从0到1自己动手写嵌入式操作系统
张飞电子视频全套共十部
讲师：灵训教育
讲师：林超文
讲师：李述铜
讲师：张飞
移入鼠标可放大二维码
CMOS和TTL集成门电路多余输入端的处理方法
来源：互联网 作者：佚名日 15:05
[导读] CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题，即输入端有多余的，正确处理这些多余的输入端才能使电路正常而稳定的工作。
　　CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题，即输入端有多余的，如何正确处理这些多余的输入端才能使电路正常而稳定的工作？本文给出了解决这个问题的方法，供大家参考。
　　CMOS门电路
　　CMOS门电路一般是由MOS管构成，由于MOS管的栅极和其它各极间有绝缘层相隔，在直流状态下，栅极无电流，所以静态时栅极不取电流，输入电平与外接电阻无关。由于MOS管在电路中是一压控元件，基于这一特点，输入端信号易受外界干扰，所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法：
　　与门和与非门电路
　　由于与门电路的逻辑功能是输入信号只要有低电平，输出信号就为低电平，只有全部为高电平时，输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平，输出信号就是高电平，只有当输入信号全部为高电平时，输出信号才是低电平。所以某输入端输入电平为高电平时，对电路的逻辑功能并无影响，即其它使用的输入端与输出端之间，仍具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平，即可通过限流电阻（500&O）接电源。
　　或门、或非门电路
　　或门电路的逻辑功能是输入信号只要有高电平输出信号就为高电平，只有输入信号全部为低电平时，输出信号才为低电平。而或非门电路的逻辑功能是输入信号只要有高电平，输出信号就是低电平，只有当输入信号全部是低电平时输出信号才是高电平。这样当或门或者或非门电路某输入端的输入信号为低电平时，并不影响门电路的逻辑功能。所以或门和或非门电路多余输入端的处理方法应是将多余输入端接低电平，即通过限流电阻（500&O）接地。
　　TTL门电路
　　TTL门电路一般由晶体三极管电路构成。根据TTL电路的输入伏安特性可知，当输入电压小于阐值电压UTH，即输入低电平时输入电流比较大，一般在几百微安左右。当输入电压大于阈值电压UTH时，输入高电平时输入电流比较小，一般在几十微安左右。由于输入电流的存在，如果TT L门电路输入端串接有电阻，则会影响输入电压。其输入阻抗特性为：当输入电阻较低时，输入电压很小，随外接电阻的增加，输入电平增大，当输入电阻大于IK&O时，输入电平就变为阈值电压UTH即为高电平，这样即使输入端不接高电平，输入电压也为高电平，影响了低电平的输入。所以对于TTL电路多余输入端的处理，应采用以下方法：
　　TTL与门和与非门电路
　　对于TTL与门电路，只要电路输入端有低电平输入，输出就是低电平。只有输入端全为高电平时，输出才为高电平。对于TTL与非门而言，只要电路输入端有低电平输入，输出就为高电平，只有输入端全部为高电平时，输出才为低电平。根据其逻辑功能，当某输入端外接高电平时对其逻辑功能无影响，根据这一特点应采用以下四种方法：将多余输入端接高电平，即通过限流电阻与电源相连接；根据TTL门电路的输入特性可知，当外接电阻为大电阻时，其输入电压为高电平，这样可以把多余的输入端悬空，此时输入端相当于外接高电平；通过大电阻（大于1k&O）到地，这也相当于输入端外接高电平；当TTL门电路的工作速度不高，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用。
　　TTL或门、或非门
　　对于下TTL或门电路，逻辑功能是只要输入端有高电平输出端就为高电平，只有输入端全部为低电平时，输出端才为低电平，TTL或非门电路，逻辑功能是只要输入端有高电平，输出端就为低电平，只有输入端全部为低电平时，输出才为高电平，根据上述逻辑功能，TTL或门、或非门电路多余输入端的处理应采用以下方法：接低电平；接地；由TTL输入端的输入伏安特性可知，当输入端接小于IK&O的电阻时输入端的电压很小，相当于接低电平，所以可以通过接小于IK&O（500&O）的电阻到地。
　　三态门之高阻态的理解
　　高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，其电压值可以浮动在高低电平之间的任意数值上，随它后面所接的电路而定。
　　高阻态的实质
　　电路分析时高阻态可做开路理解。可以把它看作输出（输入）电阻非常大，极限可以认为悬空（也就是说理论上高阻态不是悬空），它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。当门电路的输出上拉管导通而下拉管截止时，输出为高电平;反之就是低电平;如上拉管和下拉管都截止时，输出端就相当于浮空（没有电流流动），其电平随外部电平高低而定，即该门电路放弃对输出端电路的控制。
　　就是逻辑器件的输入引脚即不接高电平，也不接低电平。由于TTL逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。一般实际运用时，引脚不建议悬空，易受干扰。对于TTL或非门接地处理，对于TTL与非门可以悬空或接高电平。至于COMS不能悬空，那是因为COMS的栅极和衬底是被二氧化硅隔开，它比较脆弱，只能承受几百伏的电压，而静电能达到上千伏，COMS悬空时电压为VDD/2。
　　由于TTL集成电路的低电平驱动能力比高电平驱动能力大得多，所以常用低电平有效OC门输出的七段译码器来驱动。
　　本篇文章介绍了在逻辑IC中CMOS和TTL出现多余输入端的解决方法，并且对每种情况进行了较为详细的说明，希望大家能从本文得到有用的知识，解决输入端多余的问题。
TTL相关文章
TTL相关下载
CMOS相关文章
CMOS相关下载
在前几年Synaptics只有一个支柱技术，即电容式传感技术。最早应用在笔记本电脑中，三年前收购了Renesas SP Drivers，帮助Synaptics拓展了显示技术。同一时期，...
Phononic创始人兼首席执行官Tony Atti博士指出，Phononic打破技术瓶颈，研发出一款小尺寸的半导体制冷芯片，可智能去热加热，该款器件可以广泛应用于电子、...
创新实用技术专题
供应链服务
商务及广告合作
Jeffery Guo
关注我们的微信
供应链服务 PCB/IC/PCBA
版权所有 (C) 深圳华强聚丰电子科技有限公司
电信与信息服务业务经营许可证：粤B2-