计算机组成原理&-&3
冯.诺依曼结构与哈佛结构的区别地址空间和数据空间分开与否.冯诺依曼结构不分开,哈佛结构分开.一般DSP采用改进型哈佛结构,即分开的数据空间和地址空间都不只一条,而是多条,这根据不同的生产厂商的DSP芯片有所不同.但光用分开的数据空间和程序空间来区分这2种结构,或许不是很严格.单片机也是分开的数据空间和程序空间,它算不算哈佛结构?ARM7同样是分开的数据空间和程序空间,它又算不算哈佛结构?ARM核到了ARM9才采用了真正的哈佛结构
数据库系统不属于系统程序.它指在计算机系统中引入数据库后的系统,由数据库、数据库管理系统、应用系统、数据库管理员构成,其中数据库管理系统是系统程序
相联存储器既可按地址寻址又可按内容寻址
寄存器的设置对汇编语言不透明,汇编程序员对寄存器进行直接操作.在CPU的寄存器中,对用户完全透明的是指令寄存器
算术移位和逻辑移位的区别:算术移位:带符号数移位,逻辑移位:无符号数移位
RISC的特点
1）优先选取使用频率最高的一些简单指令
2）指令长度固定
3）只有取数/存数指令（load/store）访问内存
4）CPU中的寄存器数量很多
5）大部分指令在一个/小于一个机器周期完成
6）硬布线控制逻辑为主,不用或少用微码控制
7）一般用高级语言编程,特别重视编译优化,以减少程序执行时间
在流水线中会出现3种相关,影响流水线的畅通流动,这3种相关是结构相关、数据相关和控制相关
结构相关当多条指令进人流水线后,硬件资源满足不了指令重叠执行的要求时产生
数据相关指令在流水线中重叠执行时,当后继指令需用到前面指令的执行结果时发生
控制相关当流水线遇到分支指令和其他改变PC值的指令时引起
流水线的性能通常用吞吐率、加速比和效率3项指标来衡量
1)吞吐率单位时间内流水线所完成的指令/输出结果的数量
2)加速比m段流水线的速度与等功能的非流水线的速度之比
3)效率流水线中个功能段的利用率
流水线按工作方式分静态流水线和动态流水线
静态流水线同一时间内只能以一种功能方式工作.可以是单功能的,也可以是多功能的.当是多功能流水线时,则从一种功能方式变为另一种功能方式时,必须先排空流水线,然后为另一种功能设置初始条件后方可使用.显然,不希望这种功能的转换频繁的发生,否则将严重影响流水线的处理效率
动态流水线允许在同一时间内将不同的功能段连接成不同的功能子集(前提条件是功能部件的使用不发生冲突),以完成不同的运算功能.显然,动态流水线必是多功能流水线,单功能流水线必是静态
某CPU主频1.03&GHz,采用4级指令流水线,每个流水段的执行需1个时钟周期.假定CPU执行了100条指令,在其执行过程中,没有发生任何流水线阻塞,此时流水线的吞吐率为
A.0.25&109条指令/秒&&B.&0.97&109条指令/秒&&C.&1.0&109条指令/秒&&D.1.03&109条指令/秒
采用 4 级流水执行 100 条指令,在执行过程中共用4+(100-1)=103 个时钟周期.CPU主频1.03
GHz,也就是说每秒有 1.03 G
个时钟周期.流水线的吞吐率为1.03G*100/103=1.0*109条指令/秒
某计算机主存地址空间大小为256&MB,按字节编址.虚拟地址空间大小为4&GB,采用页式存储管理,页面大小4&KB,TLB(快表)采用全相联映射,有4个页表项,内容如下表所示
则对虚拟地址03FF&F180H进行虚实地址变换的结果是
A.&015&3180H&&&&&&&&B.&003&5180H&&&&&&&&&C.&TLB缺失&&&&&&&&&D.&缺页
虚拟地址为03FF F180H,其中页号03FFFH,页内地址180H,根据题目中给出的页表项可知页标记03FFFH
所对应的页框号为0153H,页框号与页内地址之和即为物理地址 015 3180H
独立磁盘冗余阵列RAID,redundant array of independent
disks把相同的数据存储在多个硬盘的不同地方的方法.通过把数据放在多个硬盘上,输入输出操作能以平衡的方式交叠,改良性能.因为多个硬盘增加了平均故障间隔时间MTBF,储存冗余数据也增加了容错
磁盘阵列作为独立系统在主机外直连/通过网络与主机相连.磁盘阵列有多个端口可被不同主机/不同端口连接.一个主机连接阵列的不同端口可提升传输速度.和当时PC用单磁盘内部集成缓存一样,在磁盘阵列内部为加快与主机交互速度,都带有一定量的缓冲存储器.主机与磁盘阵列的缓存交互,缓存与具体的磁盘交互数据.应用中,有部分常用的数据需经常读取,磁盘阵列根据内部的算法,查找出这些经常读取的数据,存储在缓存中,加快主机读取这些数据的速度,而对于其他缓存中没有的数据,主机要读取,则由阵列从磁盘上直接读取传输给主机,对于主机写入的数据,只写在缓存中,主机可立即完成写操作.然后由缓存再慢慢写入磁盘
下列选项中，用于提高RAID可靠性的措施有
&I.&磁盘镜像&&&&II.&条带化&&&&III.&奇偶校验&&&&&IV.&增加Cache机制
&A.仅I、II&&&&&&&&&&&B.&仅I、III&&&&&&&&&&C.&仅I、III和IV&&&&&D.&仅II、III和IV
能够提高 RAID 可靠性的措施主要是对磁盘进行镜像处理和进行奇偶校验
某磁盘的转速为10&000转/分,平均寻道时间是6&ms,磁盘传输速率是20&MB/s,磁盘控制器延迟为0.2ms,读取一个4&KB的扇区所需的平均时间约为
A.&9&ms&&&&&&&&&&&&&B.&9.4&ms&&&&&&&&&&&&C.&12&ms&&&&&&&&&&&&&&D.&12.4&ms
磁盘转速10 000 转/分钟,平均转一转的时间是6ms,因此平均查询扇区的时间是3 ms,平均寻道时间是6
ms,读取4KB扇区信息的时间为 0.2ms,信息延迟的时间为0.2 ms,总时间为3+6+0.2+0.2=9.4ms
某容量为256MB的存储器由若干4M&8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是
A.19 B.22 C.30 D.36
4M&8位的芯片数据线应为8根,地址线应为log24M=22 根,而DRAM采用地址复用技术,地址线是原来的
1/2,且地址信号分行、列两次传送。地址线数为 22/2=11 根,所以地址引脚与数据引脚的总数为 11+8=19 根
某计算机有16个通用寄存器,采用32位定长指令字,操作码字段(含寻址方式位)为8位,Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式.若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则Store指令中偏移量的取值范围是
A.-3 B.-3 C.-6
采用32位定长指令字,其中操作码为8位,两个地址码一共占用32-8=24位,而Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址,机器中共有
16 个通用寄存器,则寻址一个寄存器需要log216=4 位,源操作数中的寄存器直接寻址用掉4位,
而目的操作数采用基址寻址也要指定一个寄存器,同样用掉 4 位,则留给偏移址的位数为24-4-4=16 位,而偏移址用补码表示,16
位补码的表示范围为-3
下列关于Cache和虚拟存储器的说法中.错误的有
I.当Cache失效(即不命中)时,处理器将会切换进程,以更新Cache中的内容
II.当虚拟存储器失效(如缺页)时,处理器将会切换进程,以更新主存中的内容
III.Cache和虚拟存储器由硬件和OS共同实现,对应用程序员均是透明的
IV.虚拟存储器的容量等于主存和辅存的容量之和
A.&I和IV&&B.&III和IV&C.&I,II和III&&D.&I,III和IV
Cache失效与虚拟存储器失效的处理方法不同,Cache完全由硬件实现,不涉及到软件端;虚拟存储器由硬件和OS共同完成,缺页时才会发出缺页中断,故I错误、II正确、III错误.在虚拟存储器中,主存的内容只是辅存的一部分内容,IV错误
在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在
& I.一个主存单元和缓冲存储器
II.两个数据寄存器
III.一个主存单元和一个数据寄存器
IV.一个数据寄存器和一个控制存储器
V.一个主存单元和一个外存单元
A.&II、III和IV B.&II、III
C.&I、II和III D.&I、II、III和V
对于二地址指令,若两个操作数都在寄存器中,称为 RR 型指令;若一个操作数在寄存器中另一个操作数在存储器中,称为 RS
型指令;若两个操作数都在存储器中,则称为 SS 型指令.缓冲存储器(如
Cache)用来存放最近使用的数据,其内容和调度是由硬件/OS完成,不能作为指令的地址码.控制存储器采用 ROM
结构,存放的是微程序,它对软件开发人员是透明的,不能作为指令的地址码.CPU
不能直接访问外存,如果所需的数据存放在外存,则需先调入主存,而指令中只能使用主存地址
流水线计算机中,下列语句发生的数据相关类型是
ADD&&R1,&R2,&R3;&(R2)&+&(R3)&-&&R1
ADD&&R4,&R1,&R5;&(R1)&+&(R5)&-&&R4
B.&读后写&C.&写后读&D.&读后读
数据相关包括 RAW(写后读)、WAW(写后写)、WAR(读后写).设有 i,j 两条指令,i 指令在前,j
指令在后,则3种相关的含义:
●RAW(写后读):指令 j 试图在指令 i 写入寄存器前就读出该寄存器的内容,这样指令 j
就会错误地读出该寄存器旧的内容
●WAR(读后写):指令 j 试图在指令 i 读出该寄存器前就写入该寄存器,这样指令 i 就会错误地读出该寄存器的新内容
●WAW(写后写):指令 j 试图在指令 i 写入寄存器前就写入该寄存器,这样两次写的先后次序被颠倒,就会错误地使由指令 i
写入的值称为该寄存器的内容
这2条指令中,都对 R1 进行操作,其中前面对 R1 写操作,后面对 R1 读操作,因此发生写后读相关
间址寻址第1次访问内存所得到的信息是操作数的有效地址,该地址通过数据线传送至 CPU而不是地址线.地址线是单向总线,只能由 CPU
向主存和外设传送
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。(window.slotbydup=window.slotbydup || []).push({
id: '2014386',
container: s,
size: '234,60',
display: 'inlay-fix'
&&|&&0次下载&&|&&总130页&&|
您的计算机尚未安装Flash，点击安装&
阅读已结束，如需下载到电脑，请使用积分（）
下载：50积分
1人评价1页
1人评价2页
0人评价147页
2人评价492页
0人评价30页
所需积分：（友情提示：大部分文档均可免费预览！下载之前请务必先预览阅读，以免误下载造成积分浪费！）
（多个标签用逗号分隔）
文不对题，内容与标题介绍不符
广告内容或内容过于简单
文档乱码或无法正常显示
文档内容侵权
已存在相同文档
不属于经济管理类文档
源文档损坏或加密
若此文档涉嫌侵害了您的权利，请参照说明。
我要评价：
下载：50积分&&&&&&DOC文档下载
游客快捷下载
会员登录下载
下载资源需要7.99元
邮箱/手机号：
系统会自动为您创建此邮箱/手机号的账号，密码跟您输入的邮箱/手机号一致。
支付方式：
已注册用户请登录：
当日自动登录&&
合作网站一键登录：
2:本站资源不支持迅雷下载,请使用浏览器直接下载(不支持QQ浏览器)
3:本站资源下载后的文档和图纸-无水印,预览文档经过压缩，下载后原文更清晰&&&
计算机组成原理课后答案.doc
《计算机组成原理》课后习题参考答案P1（共 39 页）第一章 计算机系统概论1．比较数字计算机和模拟计算机的特点。答：模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字 0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。2．数字计算机如何分类？分类的依据是什么？答：数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。3．数字计算机有哪些主要应用？答：数字计算机的主要应用有：科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4．冯. 诺依曼型计算机的主要设计思想是什么？它由哪些主要组成部分？答：冯.诺依曼型计算机的主要设计思想是存储程序并按地址顺序执行，它由运算器，控制器，存储器，接口及 I/O 设备组成。5．什么是存储容量？什么是单元地址？什么是数据字，什么是地址字？答：存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6．什么是指令？什么是程序？答：每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。 8．什么是内存？什么是外存？什么是 CPU？什么是适配器？简述其功能。答：内存是指计算机内的半导体存储器，包括 ROM 和 RAM。ROM 用来存放监控程序和一些不变的数据表格，RAM 存放正运算的程序和正在处理的数据，外存通常指的是磁盘、磁带、光盘存储器等，用于存放暂不运行的程序和暂不处理的数据。CPU 是运算器和控制器的合称，适配器是指连接主机与外设一个中间电路，也叫接口，其作用相当于一个转换器，保证外设用与主机要求相适应的形式发送和接收信息。9．计算机的系统软件包括哪几类？说明它们的用途。答：计算机的软件包括系统软件和应用软件。系统软件用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能及用途。它可分为四类：（1）各种服务性程序，如诊数据程序、排错程序、练习程序等；（2）语言程序，如汇编程序、编译程序、解释程序等；（3）操作系统程序；（4）数据库管理系统（DBMS） 。而应用软件是用户利用计算机来解决某些问题而编制的程序，如工程设计程序，数据加工程序，自动控制程序，企业管理程序、情报检索程序、科学计算程序等等。《计算机组成原理》课后习题参考答案P2（共 39 页）10．说明软件发展的演变过程。答：在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。11．现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影响?答：现代计算机系统可分为五个层次，第一级是微程序设计级；第二级是一般机器级；第三级是操作系统级；第四级是汇编语言级；第五级是高级语言级。其中前二级是硬件系统、后两级是软件系统对硬件系统的功能扩展，第三级是可以说是软件与硬件的一个交界面。这种分级不是绝对的，也不是惟一的，比如随着大规模集成电路和固件的发展，硬件的功能在不断往上层延伸。而且，不同的硬件结构，其层次也不同，如硬布线控制器的计算机，就没有微程序级。12．为什么软件能够转化为硬件？硬件能够转化为软件？实现这种转化的媒介是什么？答：随着大规模集成电路和计算机系统结构的发展，实体硬件机的功能范围不断从一、二级向三、四级扩展，原因有：(1)容量大、价格低、体积小、可改写的只读存储器提供了软件固化的良好物质基础，固件即固化的软件，从功能上讲是软件，从形态上看又是硬件。(2)在一片硅单晶芯片上制作复杂的逻辑电路已实际可行，这又为扩大指令功能提供了相应的技术手段，而且成本降低使实用成为可能。因此，传统的软件今后有可能“固化” 甚至“硬化”而变成硬件，而在不追求高速处理时为了降低硬件成本，也可以用软件来模拟硬件的功能。13． “计算机应用”与“应用计算机” 在概念上等价吗？用学科角度和计算机系统的层次结构来说明你的观点。答：计算机应用是一个学科的名词，它包含计算机网络、信息管理、数据库技术、人工智能、计算机辅助设计等多个领域，而应用计算机，从计算机层次结构的角度来看，不同的应用者，应用的方法和目标是不同的，如 CPU 的设计者是在微程序级应用计算机，目的是要后面的应用者提供功能强大的指令系统、而操作系统的设计者是在汇编语言级应用计算机，目的是扩展硬件功能，为后面的应用者提供良好的操作环境和手段。第二章 运算方法和运算器1．写出下列各数的原码、反码、补码表示（用 8 位二进制数） ，其中 MSB 是最高位（又是符号位） ，LSB 是最高位。如果是小数，小数点在 MSB 之后；如果是《计算机组成原理》课后习题参考答案P3（共 39 页）整数，小数点在 LSB 之后。(1) -35/64 (2)23/128 (3) –127 (4)用小数表示-1 (5)用整数表示-1解：(1)-35/64 = -0.100011原码 1.1000110 反码 1.0111001 补码 1.)23/128= 0.0010111原码 0.0010111 反码 0.0010111 补码 0.) –127=1111111原码
补码 ) 用小数表示-1补码 1.) 用整数表示-1原码
补码 ． 设[x] 补 ＝a 0. a 1 a 2 …a 6 其中 ai 取 0 或 1，若要 x>-0.5,求 a 0， a 1 ， a 2 ， … ， a6 的取值。解：[x]补 = a 0. a1a2…a6解法一、（1） 若 a0 = 0, 则 x > 0, 也满足 x > -0.5此时 a1→a 6可任意（2） 若 a0 = 1, 则 x -0.5, 需 a1 = 1即 a0 = 1, a1 = 1, a2→a 6有一个不为 0解法二、-0.5 = -0.1(2) = -0.100000 = 1, ） 若 x >= 0, 则 a0 = 0, a1→a 6任意即可[x]补 = x = a 0. a1a2…a6（2） 若 x -0.5只需-x 0[x]补 = -x, [0.5]补 = 即[-x]补 ARM -> DRDR -> IRR2 -> ARR1 -> DRDR -> MR3 -> ARM -> DRDR -> R0Pco， G，ARiR/W=RDRo，G，IRiPC -> ARM -> DRDR -> IRPco， G，ARiR/W=RDRo，G，IRiR2o，G，ARiR1o，G，DRiR/W=WR3o，G，ARiR/W=RDRo，G，R0iSCLR脉冲时钟源C1 C2 C3 C4C5φ+5VQDT1=C1C2T2=C2C3T3=C3C4T4=C4T5=C1《计算机组成原理》课后习题参考答案P23（共 39 页）5．如果在一个 CPU 周期中要产生 3 个节拍脉冲；Tl＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。解： T3 T1 T21 2 3 4 5 6?C4C1C2C3T1T2T36．假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为 32 位，请估算控制存储器容量。解：80 条指令，平均每条指令由 4 条微指令组成，其中有一条公用微指令，所T1=C1C2T2=C2T3=C1SCLR脉冲时钟源C1 C2 C3C5φ+5VQD《计算机组成原理》课后习题参考答案P24（共 39 页）以总微指令条数为 80*(4-1)+1=241 条微指令，每条微指令 32 位，所以控存容量大约为 241*32 位7．某 ALU 器件是用模式控制码 M S3 S2 S1 C 来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中 y 为二进制变量，φ 为0 或 l 任选。试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，Sl，C 的逻辑表达式。指令码 M S3 S2 S1 CA，BH，DEFGyyφ解：由表可列如下逻辑方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Ey由以上逻辑方程即可画出逻辑电路图8．某机有 8 条微指令 I1—I8，每条微指令所包含的微命令控制信号如下表所示。微指令 a b c d e f g h i jI1I2I3I4I5I6I7I8√√√√√√√ √√√√ √√√ √√ √ √ √ √√√√ √ a—j 分别对应 10 种不同性质的微命令信号。假设一条微指令的控制字段仅限为 8 位，请安排微指令的控制字段格式。解：为了压缩控制字段的长度，必须设法把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。经分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)均是不可能同时出现的互斥信号，所以可将其通过 2:4 译码后输出三个微命令信号(00 不用)，而其余四个微命令信号用直接表示方式。因此可用以下两种形式安排控制字段格式。e f h b i j d i j e f ha c d g X X X X a c b g X X X X《计算机组成原理》课后习题参考答案P25（共 39 页）9．微地址转移逻辑表达式如下：μA 8 = P1·IR6·T4μA 7 = P1·IR5·T4μA 6 = P2·C·T4其中 μA 8—μA 6 为微地址寄存器相应位，P 1 和 P2 为判别标志，C 为进位标志，IR5 和 IR6 为指令寄存器的相应位，T 4 为时钟周期信号。说明上述逻辑表达式的含义，画出微地址转移逻辑图。解：μA 8 = P1·IR6·T4 表示微地址的第 8 位在 P1 有效时，用 IR6 设置μA 7 = P1·IR5·T4 表示微地址的第 7 位在 P1 有效时，用 IR5 设置μA 6 = P2·C·T4 表示微地址的第 6 位在 P2 有效时，用进位标志 C 设置地址转移逻辑图如下：10．某计算机有如下部件，ALU，移位器，主存 M，主存数据寄存器 MDR，主存地址寄存器 MAR，指令寄存器 IR,通用寄存器 R0 一 R7，暂存器 C 和 D。(1)请将各逻辑部件组成一个数据通路，并标明数据流动方向。(2)画出“ADD (R1)，(R2)+”指令的指令周期流程图，指令的含义与PDP·11 相同。解：(1)将 C，D 两个暂存器直接接到 ALU 的 A，B 两个输入端上。与此同时，除C， D 外，其余 7 个寄存器都双向接到单总线上。T2μAR8 μAR7 μAR6SIR6 IR5 IR4P(1)T4Q QC1D Q QC2D Q QC3D P(2)μA8 μA7 μA6《计算机组成原理》课后习题参考答案P26（共 39 页）移 位 器 R3 MARMDRR2R1R0DCIR MPCALU+1 +1B(2)M->DR->IR,PC+1R1->MDRM->DR->CR2->MDRM->DR->DC+D->MDRMDR->M,R2->DD+1->R2PC->MAR测 试取 指取 源 操 作 数取 目 的 操 作 数加存 回修 改送 回 继 指 令 地 址11．已知某机采用微程序控制方式，控存容量为 512*48 位。微程序可在整个控存中实现转移，控制微程序转移的条件共 4 个，微指令采用水平型格式，后继微指令地址采用断定方式。请问；(1)微指令的三个字段分别应为多少位?(2)画出对应这种微指令格式的微程序控制器逻辑框图。答：(1)假设判别测试字段中每一位作为一个判别标志，那么由于有 4 个转移条件，故该字段为 4 位。下地址字段为 9 位，因为控存容量为 512 单元。微命令字段则是（48-4-9）=35 位。(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的《计算机组成原理》课后习题参考答案P27（共 39 页）OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为 1） ，其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。OP微 地 址 寄 存 器 地 址 转 移逻 辑控 制 存 储 器地 址 译 码 P字 段 控 制 字 段指 令 寄 存 器 IR 状 态 条 件 微 命 令 信 号……12．今有 4 级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步 操作的时间依次为 100ns，100ns，80ns，50ns。请问；(1)流水线的操作周期应设计为多少?(2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第 2 条指令要推迟多少时间进行?(3)如果在硬件设计上加以改进，至少需推迟多少时间?答：(1) 流水操作周期为 max(100,100,80,50)=100ns(2) 200ns(3) 100ns13．指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)五个过程段，共有 20 条指令连续输入此流水线。(1)画出流水处理的时空图，假设时钟周期为 100ns。(2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。(3)求流水线的加速比。解：(1) 若流水操作周期为 100ns,可画时空图如下I1 I2 ... I14 I15 I16 I17 I18 I19 I20I1 I2 I3 ... I15 I16 I17 I18 I19 I20I1 I2 I3 I4 ... I16 I17 I18 119 I20I1 I2 I3 I4 I5 ... I17 I18 I19 I20I1 I2 I3 I4 I5 I6 ... I18 I19 I20 0 1 2 3 4 5 6 17 18 19 20 21 22 23 24(2) 流水线的实际吞吐量： 20 条指令/2400ns=833.33 万条指令/秒(3) 流水线的加速比为 ：设流水线操作周期为 τ,则 n 指令串行经过 k 个过程段的时间为 n*K*τ ；而 n 条指令经过可并行的 k 段流水线时所需的时间为 k+n*τ；《计算机组成原理》课后习题参考答案P28（共 39 页）故加速比为：lim (n*k*τ)/{[K+(n-1)]* τ}=kn→∞20 条指令经过 5 个过程段的加速比为：20*5*100/(5+19)*100)=4.1714．用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。解：WBEXIDF空 间 S 时 间 T 1 23 4 56 7 8I11I11 I22I22 非流水线时间图WBEXIDF空 间 S 时 间 T 1 23 4 56 7 8I11I11I2222 流水线时间图333I3 I44I44 5555如上两图所示，执行相同的指令，在 8 个单位时间内，流水计算机完成 5 条指令，而非流水计算机只完成 2 条，显然，流水计算机比非流水计算机有更高的吞吐量。15．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。解：证：设 n 条指令，K 级流水，每次流水时间 τ则用流水实现 Tp = Kτ+(n-1) τ TpH?非流水实现 Ts = Kτnsn 11)-(n?????nKTpsnH?n->∞时， ???n=1 时， ， 则可见 n>1 时 Ts>Tp，故流水线有更高吞吐量1?sp16．判断以下三组指令中各存在哪种类型的数据相关?《计算机组成原理》课后习题参考答案P29（共 39 页）(1)I1 LAD R1，A ; M(A)->R1,M(A)是存储器单元I2 ADD R2，R (R2)+(R1)->R2(2)I1 ADD R3，R4 ; (R3)+(R4)->R3I2 MUL R4，R5 ; (R4)*(R5)->R4(3)I1 LAD R6，B ; M(B)-> R6,M(B)是存储器单元I2 MUL R6，R7 ; (R6)*(R7)->R6解： (1)写后读 RAW(2)读后写 WAR(3)写后写 WAW17．参考图 5．42 所示的超标量流水线结构模型，现有如下 6 条指令序列：11 LAD R1，B ; M(B)一 R1，M(B)是存储器单元 12 SUB R2，R (R2)-(R1)->R2I3 MUL R3，R4 ; (R3)*(R4)->R3I4 ADD R4，R5 ; (R4)+(R5)->R4I5 1AD R6，A ; M(A)->R6，M(A)是存储器单元I6 ADD R6，R7 ; (R6)+(R7)->R6请画出：(1)按序发射按序完成各段推进情况图。(2)按序发射按序完成的流水线时空图。解： (1)I1I2译 码 段 执 行 段 写 回 段2 I1I3I4 I2 I156 24I3I6 I5I43 I26I3 I5I6 I6取 /存 加 法 器 乘 法 器 I3I4(2)I12I34 I56FDEWEEWF D EE EWWFD WEE W第六章 总线系统1．比较单总线、双总线、三总线结构的性能特点。《计算机组成原理》课后习题参考答案P30（共 39 页）答：单总线结构：它是一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许 I/O 设备之间或 I/O 设备与内存之间直接交换信息，只需 CPU 分配总线使用权，不需要 CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。CPU内 存 设 备 接口 设 备 接口…系 统 总 线双总线结构：它有两条总线，一条是内存总线，用于 CPU、内存和通道之间进行数据传送；另一条是 I/O 总线，用于多个外围设备与通道之间进行数据传送。其结构如图所示。双总线结构中，通道是计算机系统中的一个独立部件，使 CPU 的效率大为提高，并可以实现形式多样而更为复杂的数据传送。双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大、中型计算机中采用。CPU内 存 通 道I/O接 口 I/O接 口I/O总 线内 存 总 线三总线结构：即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：内存总线，输入/输出（I/O）总线和直接内存访问（DMA）总线，如图所示。内存总线用于 CPU 和内存之间传送地址、数据的控制信息；I/O 总线供 CPU 和各类外设之间通讯用；DMA 总线使内存和高速外设之间直接传送数据。一般来说，在三总线系统中，任一时刻只使用一种总线；但若使用多入口存储器，内存总线可与 DMA 总线同时工作，此时三总线系统可以比单总线系统运行得更快。但是三总线系统中，设备到不能直接进行信息传送，而必须经过 CPU 或内存间接传送，所以三总线系统总线的工作效率较低。CPU内 存 接 口磁 盘 机 打 印 机 显 示 器接 口接 口 I/O总 线DMA总 线内 存总 线2．说明总线结构对计算机系统性能的影响。答：(1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的 I/O 接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O设备和 CPU 如何挂在总线上都作了具体的规定，所以，面向总线的微型计《计算机组成原理》课后习题参考答案P31（共 39 页）算机设计只要按照这些规定制作 CPU 插件、存储器插件以及 I/O 插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。(4)系统更新性能好。因为 CPU、存储器、I/O 接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。 3．用异步通信方式传送字符“A”和“8” ，数据有 7 位，偶校验 1 位，起始位l 位，停止位 1 位，请分别画出波形图。答： “A”的 ASCII 码为 41H = B，1 的个数为偶数，故校验位为0；“8”的 ASCII 码为 38H = B，1 的个数为奇数，故校验位为1。停止位 起始位 数据位 数据位 数据位 数据位 数据位 数据位 数据位 数据位 校验位 停止位 起始位 数据位 数据位 数据位 数据位 数据位 数据位 数据位 数据位 校验位 停止位0 1 23 45 6 70 1 23 45 6 74．总线上挂两个设备，每个设备能收能发，还能从电气上和总线断开，画出逻辑图，并作简要说明。5．画出菊花链方式的优先级判决逻辑电路图。答：中央仲裁器 设 备 接 口 0设 备 接 口 1设 备 接 口 n…BSRBG DA6．画出独立请求方式的优先级判决逻辑电路图。答：中央仲裁器 设 备 接 口 0设 备 接 口 1设 备 接 口 n……BG0BG1BGnRRR《计算机组成原理》课后习题参考答案P32（共 39 页）7．画出分布式仲裁器逻辑电路图。答：竞 争 设 备 竞 争 号 设 备 竞 争 号接 其 它 设 备仲 裁总 线 AB7iAB0W7 Wi W0CN7 CNi CN08．同步通信之所以比异步通信具有较高的传输频率，是因为同步通信 。A．不需要应答信号B．总线长度较短C．用一个公共时钟信号进行同步D．各部件存取时间比较接近答：C．9．在集中式总线仲裁中， 方式响应时间最快， 方式对 最敏感。A．菊花链方式 B．独立请求方式 C．电路故障 D. 计数器定时查询方式答：B．A．C．10．采用串行接口进行 7 位 ASCII 码传送，带有一位奇校验位、1 位起始位和1 位停止位，当波特率为 9600 波特时，字符传送速率为 A．960 B．873 C．1371 D．480答：A +1+1)=960 字符/秒11．系统总线中地址线的功能是 。A．选择主存单元地址 B．选择进行信息传输的设备C．选择外存地址 D．指定主存和 I／O 设备接口电路的地址答：A。12．系统总线中控制线的功能是 。A．提供主存、I／O 接口设备的控制信号和响应信号B．提供数据信息C．提供时序信号D．提供主存、I／O 接口设备的响应信号答：A。13．说明存储器总线周期与 I／O 总线周期的异同点。答：存储总线周期用于对内存读写，I/O 总线周期对接口中的端口进行读写。14．PCI 是一个与处理器无关的 ，它采用 时序协议和 式仲裁策略，并具有 能力。《计算机组成原理》课后习题参考答案P33（共 39 页）A．集中 B．自动配置 C.同步 D．高速外围总线答：D，C，A，B。15．PCI 总线的基本传输机制是 传送。利用 可以实现总线间的传送，使所有的存取都按 CPU 的需要出现在总线上。PCI 允许 总线 工作。A．桥 B．猝发式 C．并行 D．多条 E．猝发式答：B. A. E. D. C16．Futurebus+总线是一个高性能的 总线标准，能支持 位地址空间。它即可用于 总线，也可用于 总线，适合于高成本的 计算机的系统。A．64 B．异步 C．高速外围 D．CPU E.较大规模答： B、A、E、D、C16．Futurebus+总线是一个高性能的 总线标准，能支持 位地址空间。它即可用于 总线，也可用于 总线，适合于高成本的 计算机的系统。A．64 B．异步 C．高速外围 D．CPU E.较大规模答：B.A.C.D.E.17．PCI 总线中三种桥的名称是什么?桥的功能是什么?答：PCI 总线上有 HOST 桥、PCI/LAGACY 总线桥、PCI/PCI 桥。桥在 PCI 总线体系结构中起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按 CPU 的需要出现在总线上。由上可见，以桥连接实现的 PCI 总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。18．何谓分布式仲裁?画出逻辑结构示意图进行说明。答：分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础《计算机组成原理》课后习题参考答案P34（共 39 页）竞 争 设 备 竞 争 号 设 备 竞 争 号接 其 它 设 备仲 裁总 线 AB7iAB0W7 Wi W0CN7 CNi CN019，总线的一次信息传送过程大致分哪几个阶段?若采用同步定时协议，请画出读数据的同步时序图。答：总线的一次信息传送过程，大致可分为如下五个阶段：请求总线，总线仲裁，寻址(目的地址)，信息传送，状态返回(或错误报告)20．某总线在一个总线周期中并行传送 8 个地 址 数 据总 线 时 钟启 动 信 号读 命 令地 址 线数 据 线认 可字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz，总线带宽是多少?答：8*70=560MHz/s第七章 外围设备1．计算机的外围设备是指 。A．输入／输出设备 B．外存储器C．输入／输出设备及外存储器 D．除了 CPU 和内存以外的其他设备答：D.2．打印机根据印字方式可以分为 和 两大类，在 类打印机中，只有 型打印机能打印汉字，请从下面答案中选择填空。A．针型打印机 B．活字型打印机 C．击打式 D．非击打式答：C.D.C.A.3．有一汉字 CRT 显示器，它可显示 3000 个汉字，每字以 11*16 点阵组成，字《计算机组成原理》课后习题参考答案P35（共 39 页）间间隔一点，两排字间隔 4 条扫描线，32 字／排，12 排／屏，一个汉字编码占2 个字节，帧频 50Hz，帧回扫和行回扫时间均占扫描时间的 20%（扫描时间包括正扫和回扫） ，行频可在 60 ~ 70us 间选择。由时钟源输出经点计数器 -> 字计数器 -> 行计数器 ->排计数器分频产生。RAM 用来存储字符的编码，ROM 用来存储汉字的点阵信息。试求：(1)RAM 的存储容量＝( )*( )(2)ROM 的存储容量＝( )*( )(3)各计数器的位数分别是多少?(4)时钟源频率是多少?解：(1)RAM 存储器存储字符的编码，因为每屏显示 32*12=384 字，而每个汉字的编码占 2 个字节（内码占两个字节，汉字一般在图形方式下显示，其属性不用存储） ，所以 RAM 的存储容量＝(32*12)*(2)=768 字节(2)ROM 存储器是存储汉字点阵信息，因为总共可显示 3000 个汉字，每个汉字以 11*16 的点阵组成，所以 ROM 的存储容量＝ = 576000 位 = 72000 字节。(3)点计数器：因为每个字的点阵是 11 列，加上间隔 1 点，共 12 个点，故点计数器为 4 位；字计数器：因为每排 32 个字，水平回扫占扫描时间的确20%，设水平回扫相当 x 个字符，则有 x/(32+x)=20%,可求得 x=8，即行回扫约占 8 个字符的时间，故字计数最多计到 40，因此字计数器应为 6 位；行计数器：每个汉字点 16 行，两排字之间间隔 4 行，共 20 行，所以行计数器应为 5 位；排计数器：因汉字可显示 12 排，帧回扫占扫描时间的确 20%，设帧回扫相当 x排字符，则有 x/(12+x)=20%,可求得 x=3，即帧回扫约占 3 排字符的时间，故排计数最多计到 15，因此排计数器为 4 位。(4)时钟源频率=50Hz*12*40*20*15=7.2MHz行频=50Hz*15*20=15KHz，行扫描周期=1/15(ms)=66us，满足题目要求。4．已知字符显示器每排显示 80 个字符，一帧可显示 25 排，字符编码采用ASCII 码，使用 7* 7 字符点阵，字间隔为 1 个点，字符排间隔为 1 条扫描线，行逆程占 34 个字符时间，场逆程占 7 排字符时间，刷新频率为 60Hz，求：(1)刷新存储器容量和存取时间的要求；(2)时钟频率和定时电路各计数器的最大计数值；(3)画出该字符显示器框图。解：(1) 刷新存储器的容量 80*25=2000 字节（若考虑属性，则为 4000 个字节） 。因为每秒钟刷新 60 帧，每帧 2000 字，每个字一个字节（不考虑属性） ，所以存取时间=1/（60*2000）=8.3us(按字节存取时)。(2) 时钟频率和定时电路各计数器的最大计数值因每帧 25 排，加上逆程扫描占 7 排时间，共 32 排，所以排计数器为 5 位；因每排 80 字符，加上逆程占 34 字符时间，共 114 字，所以字计数器为 7 位；因每个字符占 7 个扫描行，加上排间隔 1 行，共 8 行，所以行计数器为 3 位；因每个字符占 7 个扫描点，加上字间隔 1 点，共 8 个点，所以点计数器为 3 位；因此，时钟频率=32*114*8*8*60=Hz，约 14MHz。(3) 字符显示器框图与 教材 P.240 图 7.2 类似，5．一光栅扫描图形显示器，每帧有
像素，可以显示 256 种颜色，《计算机组成原理》课后习题参考答案P36（共 39 页）问刷新存储器容量至少需要多大?解：刷新存储器的容量为像素个数*每个象素所点的字节数。=1MB6．一个双面软盘，每面有 40 道，每道 9 个扇区，每个扇区存储 512B，请求出格式化容量。解：格式化容量为：2*40*9*512=360KB。7．试推导磁盘存储器读写一块信息所需总时间的公式。答：磁盘存储器读写一块信息所需总时间为平均寻道时间+平均旋转等时间+一块数据的写入过程时间8．某磁盘存储器转速为 3000 转／分，共有 4 个记录面，每道记录信息为 12 288B，最小磁道直径为 230mm，共有 275 道,道密度为 5 道/mm。问：(1)磁盘存储器的存储容量是多少?(2)最高位密度与最低位密度是多少?(3)磁盘数据传输率是多少?(4)平均等待时间是多少?(5)给出一个磁盘地址格式方案。解：(1)磁盘存储器的存储容量=4*275*00 字节(2)因为最小半径 R1=230/2=115，最小磁道长度为 2πR1=2*3.2.57mm所以最高位密度==17 字节又因为最大半径 R2=R1+275/5=115+55=170最大磁道长度为 2πR2=2*3.68所以最低位密度==11.5 字节(3)磁盘数据传输率 c=r*Nr= 转/秒；N=12288 字节/道所以 c=50* 字节。(4)平均等待时间 = 旋转一圈时间的一半 = 1/（2*r）=1/(2*50)=10ms (5)给出一个磁盘地址格式方案。设每个扇区为 512 字区，则 ，所以地址为 5 位；因记录面为 4，所地址为 2 位，道数为 275，所以地址为 9 位，因此整个地址格式为 16 位，即柱面号（9 位）盘面号（2 位）扇区号（5 位） 。9．已知某磁盘存储器转速为 2400 转／分，每个记录面道数为 200 道，平均找道时间为 60ms，每道存储容量为 96Kbit，求磁盘的存取时间与数据传播率。解：磁盘的平均存储时间=平均找道时间+平均旋转等时间=60+60*0)=60+12.5=72.5ms因为每道容量为 96Kbit,而磁盘每秒钟转 2400 转/60 秒，即 40 转/秒，所以最大数据传输入率为 96Kbit*40=3840K bit/秒 = 480KB/秒10．软盘驱动器使用双面双密度软盘，每面有 80 道，每道 15 扇区，每个扇区存储 512B。已知磁盘转速为 360 转／分，假设找道时间为 10—40ms，今写入4096B，平均需要多少时间?最长时间是多少?解：道容量=15*512=7680B写入一个扇区 512 字节的时间为 1/(6*15)秒=.11ms 个扇区，认为要写入的 8 个扇区是同一道上的，则写入时间为 8/(6*15)秒《计算机组成原理》课后习题参考答案P37（共 39 页）=/9ms=88.89ms平均找
《计算机组成原理》课后习题参考答案P1（共 39 页）第一章 计算机系统概论1．比较数字计算机和模拟计算机的特点。答：模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字 0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。2．数字计算机如何分类？分类的依据是什么？答：数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。3．数字计算机有哪些主要应用？答：数字计算机的主要应用有：科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4．冯. 诺依曼型计算机的主要设计思想是什么？它由哪些主要组成部分？答：冯.诺依曼型计算机的主要设计思想是存储程序并按地址顺序执行，它由运算器，控制器，存储器，接口及 I/O 设备组成。5．什么是存储容量？什么是单元地址？什么是数据字，什么是地址字？答：存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6．什么是指令？什么是程序？答：每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的...
TOP10优质会员推荐&&