欢迎你：游客！请先
您的位置：
第5章 微机总线的结构
微机总线概述】
微机总线概述
5.1.1& 总线的类别
1．按信号性质分
3ABDBCBMPUI/OMPUMPUI/O/DMADMAI/O
2．按系统层次分
CPUISACPUCPUCPUCPU
IEEE 488SCSISmall Computer System InterfaceIDEIntelligent Driver EquipmentCentronicsUSBRS-232-CRS-422
3．按传输方式分
IDESCSICentronics
RS-232-CUSB
5.1.2& 总线的参数
1．总线宽度
ISA16EISA16PCI32
2．总线频率
ISAEISA8MHzPCI33.3MHz
3．总线带宽与总线数据传输速率
ISA=2B8MHz=16MB/s
PCI=4B33.3MHz=133MB/s
ISA=2B8MHz1/2=8Mbps
PCI=4B33.3MHz1=133Mbps
5.1.3& 总线的数据传输
1．总线数据传输的过程
&&& bus request & arbitration
&&& addressingI/O
&&& data transfer
&&& ending
2．总线仲裁
robin daisy chaining
independent request arbitration
1632MultibusVERSAbusVMEbus
3．总线传输的方式
CPU/CPUCPU
4．数据传输类型
本站为教材在线阅读(在线教程)网站，所收录的教材电子版、电子教程、电子教材、在线教程，以及评论等均属用户个人行为，不代表本站立场。
Copyright & 2009-
Qacn.Net All Rights Reserved.
版权所有：
技术支持：当前位置： >>
二十套计算机组成原理期末试卷及答案
期末试卷一一. 选择题 （每小题 1 分，共 20 分）1. 目前我们所说的个人台式商用机属于_____。 A.巨型机 B.中型机 C.小型机 D.微型机 2. （2000）10 化成十六进制数是______。 A． （7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A． （ B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD 码 B. 16 进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM 是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486 是 32 位微处理器，Pentium 是______位微处理器。 Ａ．１６ Ｂ．３２ Ｃ．４８ Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X & -1/2 成立。 Ａ．x1 必须为 1，x2x3x4 至少有一个为 1 Ｂ．x1 必须为 1，x2x3x4 任意 Ｃ．x1 必须为 0，x2x3x4 至少有一个为 1 Ｄ．x1 必须为 0，x2x3x4 任意 10. CPU 主要包括______。 A.控制器 B.控制器、 运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR 型 B. RS 型 C. SS 型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和 CPU 之间增加 cache 存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决 CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为 X，形式地址为 D， （X）表示寄存器 X 的内容，这种寻址方式的有效地 址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址18. 下述 I/O 控制方式中，主要由程序实现的是______。 A. PPU(外围处理机)方式 B. 中断方式 C. DMA 方式 D. 通道方式 19. 系统总线中地址线的功能是______。 A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备 C. 用于选择外存地址 D. 用于指定主存和 I/O 设备接口电路的地址 20. 采用 DMA 方式传送数据时，每传送一个数据要占用______的时间。 A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期二. 填空题 （每空 1 分 ，共 20 分）1. 数控机床是计算机在 A.______方面的应用，邮局把信件自动分拣是在计算机 B.______ 方面的应用。 2. 汉字的 A.______、B.______、C.______是计算机用于汉字输入、内部处理、输出三种 不同用途的编码。 3. 闪速存储器特别适合于 A.______微型计算机系统，被誉为 B.______而成为代替磁盘的 一种理想工具。 4. 主存储器的性能指标主要是 A.______、B.______、存储周期和存储器带宽。 5. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于 A.______类指令， 这类指令在指令格式中所表示的地址不是 B.______的地址，而是 C.______的地址。 6. 从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，A.______， B.______。 7. 运算器的两个主要功能是：A.______，B.______。 8. PCI 总线采用 A.______仲裁方式，每一个 PCI 设备都有独立的总线请求和总线授权两条 信号线与 B.______相连。 9. 直接内存访问（DMA）方式中，DMA 控制器从 CPU 完全接管对 A.______的控制，数据交 换不经过 CPU,而直接在内存和 B.______之间进行。三. 简答题 （每小题 5 分，共 20 分）1. 2. 3. 4. 说明计算机系统的层次结构。 请说明指令周期、机器周期、时钟周期之间的关系。 请说明 SRAM 的组成结构，与 SRAM 相比，DRAM 在电路组成上有什么不同之处？ 请说明程序查询方式与中断方式各自的特点。四. 应用题（每小题 5 分，共 40 分）1. 机器数字长为 8 位（含 1 位符号位） ，当 X= -127 （十进制）时，其对应的二进制表 示，(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？ 2. 已知 x=0.1011,y=-0.0101,求 x+y=?,x-y=? 3. 用 16k×8 位的 SRAM 芯片构成 64K×16 位的存储器，要求画出该存储器的组成逻辑框 图。 4. 提高存储器速度可采用哪些措施，请说出至少五种措施。 5. 若机器字长 36 位，采用三地址格式访存指令，共完成 54 种操作，操作数可在 1K 地址 范围内寻找，画出该机器的指令格式。 6. 举例说明存储器堆栈的原理及入栈、出栈的过程。 7. 试画出三总线系统的结构图。 8. 若显示工作方式采用分辨率为 ，颜色深度为 3B,桢频为 72Hz,计算刷新存储器带宽应是多少？期末试卷一答案一. 选择题1. D 8. D 15. B 2. B 9. A 16. A 3. A 10. B 17. B 4. D 11. A 18. B 5. D 12. C 19. D 6. D 13. D 20. D 7. D 14. C二. 填空题1. 2. 3. 4. 5. 6. 7. 8. 9. A.自动控制 B.人工智能 A.输入编码（或输入码） B.内码（或机内码） A.便携式 B.固态盘 A.存储容量 B.存取时间 A.程序控制类 B.操作数 C.下一条指令 A.寄存器―寄存器型 B.寄存器―存储器型 A.算术运算 B.逻辑运算 A.集中式 B.中央仲裁器 A.总线 B.I/O 设备（或输入输出设备） C.字模码三. 简答题1. 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级） ，操作系统级，汇 编语言级，高级语言级。 2. 指令周期是指取出并执行一条指令的时间，指令周期常常用若干个 CPU 周期数来表示， CPU 周期也称为机器周期，而一个 CPU 周期又包含若干个时钟周期（也称为节拍脉冲 或 T 周期） 。 3. SRAM 存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM 还需要有动态 刷新电路。 4. 程序查询方式，数据在 CPU 和外围设备之间的传送完全靠计算机程序控制，优点是硬 件结构比较简单，缺点是 CPU 效率低，中断方式是外围设备用来“主动”通知 CPU， 准备输入输出的一种方法，它节省了 CPU 时间，但硬件结构相对复杂一些。四. 应用题1. 二进制表示为 - [X]原 =
[X]移 = . [x]补=00.1011 [x]补=00.1011 +[y]补=11.1011 +[-y]补=00.0 01.0000 x+y=+0.0110 x-y 产生溢出 3. 存储器容量为 64K×16 位，其地址线为 16 位（A15―A0） ，数据线也是 16 位（D15―D0） SRAM 芯片容量为 16K×8 位，其地址线为 14 位，数据线为 8 位，因此组成存储器时须 字位同时扩展。字扩展采用 2 ：4 译码器，以 16K 为一个模块，共 4 个模块。位扩展 采用两片串接。图 C1.14.措施有：①采用高速器件，②采用 cache （高速缓冲存储器） ，③采用多体交叉存储器， ④采用双端口存储器，⑤加长存储器的字长。 5. 操作码需用 6 位，操作数地址码需用 10 位。格式如下 6 10 10 10 OP D1 D2 D3 OP:操作码 6 位 D1 ：第一操作数地址，10 位 D2 ：第二操作数地址，10 位 D3 ：第三操作数地址，10 位 6. 所谓存储器堆栈，是把存储器的一部分用作堆栈区，用 SP 表示堆栈指示器，MSP 表示 堆栈指示器指定的存储器的单元，A 表示通用寄存器。 入栈操作可描述为（A）→MSP,(SP-1)→SP 出栈操作可描述为（SP+1）→SP,(MSP)→A 7．三总线结构如下图所示： 系统总线内存总线 CPU 内存 IOP （ 通 道） I/O 总线I/O 接口I/O 接口图 C1.2 8．解：刷存所需带宽=分辨率×每个像素点颜色深度×刷新速率，故刷存带宽为： ×3B×72/s=165888KB/s=162MB/s.期末试卷二一. 选择题（每空 1 分，共 20 分）1． 将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为 ______。 A. 数值计算 B. 辅助设计 C. 数据处理 D. 实时控制 2． 目前的计算机，从原理上讲______。 A. 指令以二进制形式存放，数据以十进制形式存放 B. 指令以十进制形式存放，数据以二进制形式存放 C. 指令和数据都以二进制形式存放 D. 指令和数据都以十进制形式存放 3. 根据国标规定，每个汉字在计算机内占用______存储。 A.一个字节 B.二个字节 C.三个字节 D.四个字节 4. 下列数中最小的数为______。 A.（ B.（52）8 C.（2B）16 D.（44）10 5. 存储器是计算机系统的记忆设备，主要用于______。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6. 设 X= ―0.1011，则[X]补为______。 A.1.1011 B.1.0100 C.1.0101 D.1.1001 7. 下列数中最大的数是______。 A.（ B.（227）8 C.（96）16 D.（143）10 8. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序” 的概念，最早提出这种概念的是______。 A.巴贝奇 B.冯. 诺依曼 C.帕斯卡 D.贝尔 9. 在 CPU 中，跟踪后继指令地指的寄存器是______。 A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 10. Pentium-3 是一种______。 A.64 位处理器 B.16 位处理器 C.准 16 位处理器 D.32 位处理器 11. 三种集中式总线控制中，______方式对电路故障最敏感。 A.链式查询 B.计数器定时查询 C.独立请求 12. 外存储器与内存储器相比，外存储器______。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 13. 一个 256K×8 的存储器，其地址线和数据线总和为______。 A.16 B.18 C.26 D.20 14. 堆栈寻址方式中，设 A 为累加器，SP 为堆栈指示器，MSP 为 SP 指示的栈顶单元。 如果进栈操作的动作顺序是（A）→MSP，(SP)-1→SP。那么出栈操作的动作顺序 应为______。 A.(MSP)→A，(SP)+1→SP B.(SP)+1→SP，(MSP)→AC.(SP-1)→SP，(MSP)→AD.(MSP)→A， （SP）-1→SP15. 当采用______对设备进行编址情况下，不需要专门的 I/O 指令组。 A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是 16. 下面有关“中断”的叙述，______是不正确的。 A. 一旦有中断请求出现，CPU 立即停止当前指令的执行，转而去受理中断请求 B. CPU 响应中断时暂停运行当前程序，自动转移到中断服务程序 C. 中断方式一般适用于随机出现的服务 D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行 程序，必须进行现场保存操作 17.下面叙述中，______是正确的。 A.总线一定要和接口相连 B.接口一定要和总线相连 C.通道可以替代接口 D.总线始终由 CPU 控制和管理 18.在下述指令中，I 为间接寻址，______指令包含的 CPU 周期数最多。 A.CLA B.ADD 30 C.STA I 31 D.JMP 21 19.设寄存器位数为 8 位，机器数采用补码形式（含一位符号位） 。对应于十进制数-27， 寄存器内为______。 A.27H B.9BH C.E5H D.5AH 20.某存储器芯片的存储容量为 8K× 位，则它的地址线为____。 12 A.11 B.12 C.13 D.14二. 填空题（每空 1 分，共 20 分）1. 2. 3. 4. 5. 6. 7. 8. 9. 计算机软件一般分为两大类：一类叫 A.______,另一类叫 B.______。操作系统属 于 C.______ 类。 一位十进制数，用 BCD 码表示需 A.______位二进制码 ，用 ASCII 码表示需 B.______位二进制码。 主存储器容量通常以 KB 表示，其中 K=A.______;硬盘容量通常以 GB 表示，其中 G=B.______。 RISC 的中文含义是 A.______,CISC 的中文含义是 B.______。 主存储器的性能指标主要是存储容量、A.______、B.______和 C.______。 由于存储器芯片的容量有限，所以往往需要在 A.______和 B.______两方面进行扩 充才能满足实际需求。 指令寻址的基本方式有两种，A.______方式和 B.______方式。 存储器和 CPU 连接时，要完成 A.______的连接；B.______的连接和 C.______的连 接，方能正常工作。 操作控制器的功能是根据指令操作码和 A.______，产生各种操作控制信号，从而 完成 B.______和执行指令的控制。三. 简答题（每题 5 分，共 20 分）1. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数 据。 2. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？ 3. 简要描述外设进行 DMA 操作的过程及 DMA 方式的主要优点。 4. 在寄存器―寄存器型，寄存器―存储器型和存储器―存储器型三类指令中，哪类 指令的执行时间最长？哪类指令的执行时间最短？为什么？四.应用题（每题 5 分，共 40 分）1. 求十进制数-113 的原码表示，反码表示，补码表示和移码表示（用 8 位二进制表 示，并设最高位为符号位，真值为 7 位） 。 2. 某机指令格式如图所示： OP X D 15 10 9 8 7 0 图中 X 为寻址特征位，且 X=0 时，不变址；X=1 时，用变址寄存器 X1 进行变址； X=2 时，用变址寄存器 X2 进行变址；X=3 时，相对寻址。设（PC）=1234H， 1） （X =0037H, (X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H 表示十六进制） (1)4420H (2)2244H (3)1322H (4)3521H (5)6723H 3. 将十进制数 354５ 转换成二进制数、八进制数、十六进制数和 BCD 数。 ８ 4. 浮点数格式如下：1 位阶符，6 位阶码，1 位数符，8 位尾数，请写出浮点数所能表 示的范围（只考虑正数值） 。 5. 现有一 64K×2 位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排 地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。 6. 异步通信方式传送 ASCII 码，数据位 8 位，奇校验 1 位，停止位 1 位。计算当波 特率为 4800 时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位 的传送速率是多少？ 7. 已知某 8 位机的主存采用半导体存储器，地址码为 18 位，采用 4K×4 位的 SRAM 芯片组成该机所允许的最大主存空间，并选用模块条形式，问： （1） 若每个模块条为 32K×8 位，共需几个模块条？ （2） 每个模块条内有多少片 RAM 芯片? （3） 主存共需多少 RAM 芯片？CPU 需使用几根地址线来选择各模块？使用 何种译码器？ 8. 画出中断处理过程流程图。期末试卷二答案一. 选择题：1.C 2.C 3.B 4.A 5.D 6.C 7.B 8.B 9.B 10.A 11.A 12.B 13.C 14.B 15.A 16.A 17.B 18.C 19.C 20C二. 填空题：1. A.系统软件 B.应用软件 C.系统软件 2. A.4 B.7 10 30 3. A.2 B.2 4.A.精简指令系统计算机 B.复杂指令系统计算机 5.A.存取时间 B.存储周期 C.存储器带宽 6.A.字向 B.位向7.A.顺序寻址方式 B.跳跃寻址方式 8.A.地址线 B.数据线 C.控制线 9.A.时序信号 B.取指令三. 简答题：1. 时间上讲，取指令事件发生在“取指周期” ，取数据事件发生在“执行周期” 。从 空间上讲，从内存读出的指令流流向控制器（指令寄存器） 。从内存读出的数据 流流向运算器（通用寄存器） 。 2. 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的 全部时间。机器周期也称为 CPU 周期，是指被确定为指令执行过程中的归一化基 准时间，通常等于取指时间（或访存时间） 。时钟周期是时钟频率的倒数，也可 称为节拍脉冲或 T 周期，是处理操作的最基本单位。一个指令周期由若干个机器 周期组成，每个机器周期又由若干个时钟周期组成。 3. (1)外设发出 DMA 请求； （2）CPU 响应请求，DMA 控制器从 CPU 接管总线的控制； （3）由 DMA 控制器执行数据传送操作； （4）向 CPU 报告 DMA 操作结束。 主要优点是数据数据速度快 4. 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作 数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访 问一次寄存器所需时间长。四.应用题1. 原码
移码 .（1）0020H （2）1166H 3.（1） （354 （2） （354 （3） （354 （4） （354 4. 最小值 2 最大值 2５ ８ ５ ８ ５ ８ ５ ８（3）1256H（4）0058H（5）1257H）10=（162.A）16 ）10=（10）2 ）10=（542.5）8 ）10=（.）BCD × 0.-111111111111× 0.5. 设地址线 x 根，数据线 y 根，则 2? y=64K× 2 若 y=1 x=17xy=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为 1 或 2 时，引脚之和为 18 共有 2 种解答 6. 每个字符格式包含十个位，因此字符传送速率 4800 波特/10=480 字符/秒 每个数据位时间长度 T=1/ms 数据位传送速率 8× 480=3840 位/秒 7. (2 × 8）/（32k× 8）=8，故需 8 个模块 (32k× 8）/（4k× 4）=16，故需 16 片芯片 共需 8× 16=128 片芯片 为了选择各模块，需使用 3:8 译码器 即 3 根地址线选择模条。188．中断处理过程流程图如图 C2.1 所示。取指令执行指令否 中断 是 响应中断 中 断 周 期 转移到中断服务子程序关中断，即“中断屏蔽”置位中 断 服 务 子 程 序保存 CPU 现场设备服务恢复 CPU 现场开中断，即“中断屏蔽”复位图 C2.1期末试卷三一. 选择题（每小题 1 分，共 20 分）1. 完整的计算机系统应包括______。 A. 运算器、存储器、控制器 B. 外部设备和主机 C. 主机和实用程序 D. 配套的硬件设备和软件系统 2. 下列数中最小的数为______。A. （ B. （52）8 C. （101001）BCD D. （233）16 3. 设 X=－0.1011，则〔Ｘ〕补为______。 A. 1.1011 B. 1.0100 C. 1.0101 D. 1.1001 4. 机器数______中,零的表示形式是唯一的。 A. 原码 B. 补码 C. 移码 D. 反码 5. 在计算机中，普遍采用的字符编码是______。 A. BCD 码 B. 16 进制 C. 格雷码 D. ASCⅡ码 6. 运算器的主要功能是进行______。 A. 逻辑运算 B. 算术运算 C. 逻辑运算和算术运算 D. 只作加法 7. 存储器是计算机系统中的记忆设备,它主要用来______。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 8. 某计算机的字长 16 位,它的存储容量是 64KB,若按字编址,那么它的寻址范围是 ______。 A. 64K B.32K C. 64KB D. 32KB 9. 用 32 位字长（其中 1 位符号位）表示定点小数时，所能表示的数值范围是______。 -32 -31 A. 0≤│N|≤1-2 B. 0≤│N|≤1-2 -30 -29 C. 0≤│N|≤1-2 D. 0≤│N|≤1-2 10. 用于对某个寄存器中操作数的寻址方式称为______寻址。 A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接 11. 程序控制类指令的功能是______。 A. 进行算术运算和逻辑运算 B. 进行主存和 CPU 之间的数据传送 C. 进行 CPU 和 I/O 设备之间的数据传送 D. 改变程序执行的顺序 12. 中央处理器（CPU）是指______。 A. 运算器 B. 控制器 C. 运算器、控制器和 cache D. 运算器、控制器和主存储器 13. 计算机使用总线结构的主要优点是便于实现积木化，同时______。 A. 减少了信息传输量 B. 提高了信息传输的速度 C. 减少了信息传输线的条数 14. 在集中式总线仲裁中,______方式对电路故障最敏感。 A. 链式查询 B. 计数器定时查询 C. 独立请求15. 在微型机系统中,外围设备通过______与主板的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器 16. 3．5 英寸软盘记录方式采用______。 A. 单面双密度 B. 双面双密度 C. 双面高密度 D. 双面单密度 17. 为了便于实现多级中断，保存现场信息最有效的方式是采用______。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 18. 周期挪用方式多用于______方式的输入输出中。 A. DMA B. 中断 C. 程序传送 D. 通道 19. MO 型光盘和 PC 型光盘都是______型光盘。 A. 只读 B. 一次 C. 重写 20. 并行 I/O 标准接口 SCSI 中，一个主适配器可以连接______台具有 SCSI 接口的设备。 A. 6 B. 7～15 C. 8 D. 10二. 填空题（每小题 1 分，共 20 分）1. 存储 A.______并按 B.______顺序执行,这是冯?诺依曼型计算机的工作原理。 2. 计算机的 A.______是计算机 B.______结构的重要组成部分,也是计算机不同于一般电 子设备的本质所在。 3. 一个定点数由 A.______和 B.______两部分组成。 4. CPU 能直接访问 A.______和 B.______,但不能直接访问磁盘和光盘。 5. 指令格式是指令用 A.______表示的结构形式,通常格式中由操作码字段和 B.______字 段组成。 6. 主存储器的性能指标主要是存储容量、存取时间、A.______和 B.______。 7. RISC 机器一定是 A._______CPU,但后者不一定是 RISC 机器,奔腾机属于 B.______机 器。 8. 计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：A.______传 送、B.______传送和 C.______传送。 9. 软磁盘和硬磁盘的 A.______记录方式基本相同,但在 B.______和 C.______上存在较 大差别。三. 简答题（每小题 5 分，共 20 分）1. 2. 3. 4. 说明计数器定时查询工作原理。 什么是刷新存储器？其存储容量与什么因素有关？ 外围设备的 I/O 控制方式分哪几类？各具什么特点？ 什么是指令周期？什么是机器周期？什么是时钟周期？三者有什么关系？四. 应用题（每小题 5 分，共 40 分）1. 已知：X=0.1011,Y=－0.0101,求[X/2]补,[X/4]补[－X]补，[Y/2]补,[Y/4]补，[－Y]补 2. 机器数字长 8 位（含 1 位符号位） ，若机器数为 81（十六进制） ，当它分别表示原码、 补码、反码和移码时，等价的十进制数分别是多少？ 3. 用 16K×16 位的 SRAM 芯片构成 64K×32 位的存储器。要求画出该存储器的组成逻辑框图。 4. 指令格式如下所示，其中 OP 为操作码，试分析指令格式特点： 15 10 7 4 3 0 OP 源寄存器 目标寄存器 5. CPU 结构如图所示，其中一个累加寄存器 AC，一个状态条件寄存器和其它四个寄存 器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1) 标明图中四个寄存器的名称。 (2) 简述指令从主存取到控制器的数据通路。 (3) 数据在运算器和主存之间进行存/取访问的数据通路。图 C3.16. 总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的 同步时序图。 7. 举出三种中断向量产生的方法。 8. CD－ROM 光盘的外缘有 5mm 的范围因记录数据困难，一般不使用，故标准的播放时 间为 60 分钟。请计算模式 2 情况下光盘存储容量是多少？期末试卷三答案一.1. D 8. B 15. A选择题2. C 9. B 16. C 3. C 10. C 17. B 4.B、C 11. D 18. A 5. D 12. C 19. C 6. C 13. C 20. B 7. C 14. A二.1. 2. 3. 4. 5. 6. 7. 8. 9.填空题A.程序 B.地址 A.软件 B.系统 A.符号位 B.数值域 A.cache B.主存 A.二进制代码 B.地址码 A.存储周期 B.存储器带宽 A.流水 B.CISC A.并行 B.串行 C.复用 A.存储原理 B.结构 C.性能三.简答题1. 计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过 BR 线发出总 线请求。总线控制器接到请求信号以后，在 BS 线为“0”的情况下让计数器开始计数，计 数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上 的计数值与请求总线的设备相一致时，该设备置“1”BS 线，获得总线使用权，此时中止 计数查询。 2. 为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储 器。其存储容量由图像灰度级决定。分辨率越高，灰度级越多，刷新存储器容量越大。 3. 外围设备的 I/O 控制方式分类及特点： （1） 程序查询方式：CPU 的操作和外围设备的操作能够同步，而且硬件结构比较简单 （2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省 了 CPU 的时间，但硬件结构相对复杂一些。 （3） 直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的 限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。 （4） 通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高 了 CPU 的工作效率。 （5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近 一般处理机。 4. 指令周期是指取出并执行一条指令的时间，指令周期常常用若干个 CPU 周期数来表示， CPU 周期也称为机器周期，而一个 CPU 周期又包含若干个时钟周期（也称为节拍脉冲或 T 周期） 。四.应用题[－X]补 = 1.0101 [－Y]补 = 0.01011. 解：[X]补 = 0.1011 [X/2]补 = 0.01011 [X/4]补 = 0.001011 [Y] 补 = 1.1011 [Y/2]补 = 1.11011 [Y/4]补 = 1.. 原码： -1，补码： -127， 反码：-126，移码：+1。 块 16K×32 位，各模块通过 A15、A14 进行 2：4 译码3. 所需芯片总数（64K×32）÷（16K×16）= 8 片 因此存储器可分为 4 个模块，每个模图 C3.24. 解： （1）操作数字段 OP 可以指定 64 种基本操作 （2）单字长（16 位）二地址指令 （3）源寄存器和目标寄存器都是通用寄存器（各指定 16 个） ，所以是 RR 型指令， 两个操作数均在通用寄存器中 （4）这种指令结构常用于算术/逻辑运算类运算指令，执行速度最快。 5. 答： （1）a 为数据缓冲寄存器 DR，b 为指令寄存器 IR，c 为主存地址寄存器 AR，d 为程 序计数器 PC； （2）PC→AR→主存 → 缓冲寄存器 DR → 指令寄存器 IR → 操作控制器 （3）存储器读：M → DR → ALU → AC 存储器写：AC → DR → M 6. 分五个阶段：总线请求，总线仲裁，寻址（目的地址） ，信息传送，状态返回（或错误 报告） 。 时序图：图 C3.3 7. （1）由编码电路实现，直接产生。 （2）由硬件产生一个“位移量” ，再加上 CPU 某寄存器里存放的基地址（3）向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中存放的是转 移指令，通过转移指令可以转入设备各自的中断服务程序入口。 8. 解：扇区总数 = 60 × 60 × 75 = 270000 模式 2 存放声音、图像等多媒体数据，其存储容量为 270000 ×
/1024 = 601MB期末试卷四一、填空题，每空一分，本题共 15 分1．若[x]补=(单符号位)，则[x /2]补=____________，[x]补的模为____________。 2．动态存储器的刷新是按__________(填行或列)进行；若存储单体的容量为 64K，采用双 译码且地址线平均送到两个译码器中,则刷新地址计数器的模为__________。 3 ． 设 指 令 中 形 式 地 址 为 D, 基 址 寄 存 器 为 BX ， 则 基 址 寻 址 方 式 时 ， 有 效 地 址 E=__________。 4.若被传送的数据为 ，假设采用偶校验技术，则校验位 C =__________。 5． “地址线单双向传输”这句话描述了总线的__________特性。 6．冯偌依曼计算机的基本原理包括__________和__________。 7．磁盘的平均存取时间由___________时间和平均等待时间组成，对于 7200 转的磁盘而言， 其平均等到时间约为_________ms(取整数)。 8、在微指令格式设计过程中，有 8 个互斥型的微命令被分配到一组，当该组采用编码方法 表示时，微指令格式的相关字段至少需要________位。 9．设计一个 64 位全并行的 ALU 需要_________片先行进位部件 74182。 10．片选信号为 101 时，选定一个 128K?8 位的存储芯片，则该芯片的所在存储单元空间 的首地址为 ，末地址为 。二、名词解释，每题 2 分，共 10 分1、 中断2、 组相联映射3、指令系统4、规格化5、水平型微指令三、简答与论述题,本题共 34 分l. 简要说明采用层次结构存储系统的目的和原理；目前存储系统分哪几个层次? 它们在存储系统中所起的作用分别是什么?(8 分)2．什么是总线？总线的仲裁方式解决什么问题？简述常见的控制方式及其特点。 （8 分）3．什么是寻址方式？计算机系统为什么需要采用多种寻址方式？画出间接寻址 方式的寻址示意图。 分） （84．简述微程序控制器的设计思想。(10 分)四、判断正误并改正你认为错误的命题(只能修改画线部分)(1*5 = 5 分) 1、Cache 对系统程序员透明 2、浮点数的精确度由阶码的位数决定 3、控存中存放解释指令执行的微程序和数据 4、指令操作码字段的位数决定了指令系统中指令的数量 （ ( ( ( ） ) ) )5、多操作数指令可以是单字长指令(）五、计算题 ,本题共 21 分1、设 X= 27× （29/32） ，Y = 25× （5/8） ，阶码为 3 位，尾数为 5 位(均不包含符 号位)，用变形补码计算 X+Y，要求按照计算机中浮点数的运算方法写出详细运 算步骤。(8 分)2、设 x＝-0.01011，y＝0.01011，用变形补码计算 2x- y(5 分)3、已知 X= +0.1101 Y=+0.1011 用补码一位乘法求 X?Y ，要求写出详细过程 （8 分）六、已知 CPU 结构如下图所示，其中包括一个累加器 AC、一个状态寄存器和其他几个寄存 器。各部分之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：①写出 图中四个寄存器 A、B、C、D 的名称和作用；②简述完成指令 ADD Y 的数据通路（Y 为存储 单元地址，本指令功能为(AC)+(Y)→（AC）（15 分） 。MM ―― 主存储器AC +1 BDACALUID 状态寄存器 操作控制器期末试卷四答案一、填空（每空 1 分，共 15 分）(数据部分按照参考答案,文字部分意思符合即可)1）， 28 2）行，28 3） （BX）+D 4). 0 5．功能和电气 6)存储程序,程序控制 7)寻道,4 8)4 9)．5 10)．0A000H, 0BFFFFH二、名词解释（每小题 2 分，共 10 分。 ） (评分要求:按照与所给参考答案的符合度给分)1、中断 是一种 I/O 方式,是指发生外部或异常时间后,暂时停止 CPU 执行的程序,并在保护断点后执 行处理外部或异常时间的程序,并在该程序执行完毕后又返回被终止的程序的过程. 2、组相联映射 是一种主存与 CACHE 之间数据映射的方法,该方法中主存和 CACHE 都分组,且 CHACHE 组内还 分行,映射时,数据块所在主存的组和 CHACHE 的组之间按照直接映射方式进行,CACHE 的组 确定后,主存的该数据块则可以被映射到在该组的任意行. 3、指令系统 任何计算机所包含的全部指令的集合.指令系统与计算机的硬件结构和性能紧密相关. 4、规格化 就是对浮点数尾数进行处理的一种方法,该方法规定,当浮点数的尾数双符号位与最高数据 位不一致时候,采用左移或右移尾数,同时同步增大或减少阶码,直到将浮点数的尾数双符号 位变化成最高数据位一致. 5、水平型微指令 一次能定义并执行多个微操作的微指令称为水平型微指令,一般有操作控制字段、判别测试 字段和直接地址字段三部分组成，相对于垂直型微指令而言具有灵活、并行操作能力强等 优点。三、简答与论述题l. 要点：1)目的:满足执行程序对高速度、大容量存储空间的需要 （2 分） 2)原理：局部性原理 (2 分) (2 分) 3)目前分成 CHCHE-----主存―辅存 三个层次其中前者解决主存速度慢的问题，后者解决主存容量小的不足.(各 1 分,共 2 分)2.要点:1)总线是计算机各大部件之间的连接线，分为数据总线、地址总线和控制总线三类.(1 分) 2)总线的仲裁解决多部件争用总线的问题 (1 分) 3)常见的仲裁方式包括：串行连接查询、计数器定时查询和独立请求三种方式， (3 分) 特点分别为系统容易扩展，但速度慢、优先级固定、单点故障明显；优先级灵活，没有 单点故障，但速度慢；优先级灵活、响应速度快，没有单点故障。 (3 分)3．要点：1)寻找操作数据或指令地址的方法.(1 分) 2)多种寻址方式的目标是为了解决指令中操作数字段位数不够,从而限制了寻址范围和 操作数大小,另外,设置多种寻址方式也为程序设计提供了一定的灵活性.(4 分) 3)间接寻址图(3 分)4．要点:在分析特定 CPU 结构和相关硬件环境的基础上(这句话很重要,2 分),仿照程序设计的方 法，画出在特定硬件环境下每条指令的指令周期流程图(2 分),把完成每条指令所需要的操 作控制信号进行优化和时间同步编写成微指令，然后存放到一个只读存储器(控存)中(3 分)。每条机器指令对应一段微程序，当机器执行程序时依次读出每条指令所对应的微指令, 执行每条微指令中规定的微操作,从而完成指令的功能,重复这一过程,直到该程序的所有指 令完成(2 分). 微程序控制器的设计采用了存储技术和程序设计技术，使复杂的控制逻辑得到简化，从 而推动了微程序控制器的广泛应用.(1 分)四、判断正误， （对错误命题只判断不改正或改正不正确均不得分 每小题 1 分，共 5 分）1、? 2、? 修改成: 浮点数的精确度由尾数的位数决定 或: 浮点数的范围由阶码的位数决定 3、? 修改成: 控存中存放解释指令执行的微程序 4、? 5、?五、计算题（本题三道小题，共 21 分）1. 要点： 1) 设阶码和尾数均采用双符号位表示,则 [X]补=01 2) 求出阶差: ??=[X]阶码 + [-Y]阶码= 00111 + 1,阶差为 2 ,移动 Y 的尾数与 X 对齐 [Y]补=01 (1 分) [Y]补= (1 分)3) 求出尾数和 00.11101 + 00.00101 = 01.00010 4) 规格化并判断结果溢出(2 分)因为尾数运算的双符号位不同,因此,需要对结果进行左移规格化,并将阶码加 1, 则[X+Y]补 =10 (2 分) 由于阶码的双符号位不同,因此,该浮点运算结果发生溢出,且是正溢出(2 分) 2、要点: 解; [X]补 = 11.10101 , [Y]补= 00.01011 [2X]补 = 11.01010 , [-Y]补= 11.10101 [2X]补 + [-Y]补 = 10.11111 结果的双符号位不同,故运算结果溢出.。 (2 分) (2 分) （1 分）3、要点: 1) [X]补=0.1101, [Y]补=0.1011 , [-X]补=1.0011 (1 分) 2)按照补码一位乘法的运算过程正确,且得到[XY]补=0. 分) 3)求出真值 (1 分)六. 设计综合题（15 分）1) A：DR(数据缓冲寄存器，缓冲数据) B：IR(指令寄存器，存放指令) C：AR（地址寄存器，存放访问主存的地址） D：PC（程序计数器，用于表示指令地址) 得分要点：指出了各代表的寄存器名称和相应的作用每项各 1 分，共 8 分 2)指令的数据通路: IR(B) ? AR (C) ? MM ? DR(A) ? ALU ? AC 7 分 得分要点： 只要通路正确,其他表现形式也可给分,但如果只用了 A 、B 、C、D 等来表示，则不给 分。期末试卷五一．选择题（每小题 1 分，共 20 分）1. 对计算机的产生有重要影响的是______。 A．牛顿 维纳 图灵 B．莱布尼兹 布尔 图灵 C．巴贝奇 维纳 麦克斯韦 D．莱布尼兹 布尔 克雷 2. 定点 16 位字长的字，采用 2 的补码形式表示时，一个字所能表示的整数范围是______。 15 15 15 15 15 15 15 15 A．-2 ─2 -1 B．-2 -1─2 -1 C．-2 +1─2 D．-2 ─2 3. 下列数中最小的数是______。 A． （ B． （52）8 C． （2B）16 D． （44）10 4. 已知 X&0 且[X]原 = X0.X1X2?Xn，则[X]补可通过______求得。 A．各位求反，末位加 1 B．求补 C．除 X0 外各位求反末位加 1 D．[X]反-1 5. 运算器虽有许多部件组成，但核心部件是______。A．数据总线 B．算术逻辑运算单元 C．多路开关 D．累加寄存器 6. EPROM 是指______。 A．读写存储器 B．只读存储器 C．可编程的只读存储起器 D．光擦除可编程的只读存储器 7. 某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是______。 A．0 ─ 4MB B．0 ─ 2MB C．0 ─ 2M D．0 ─ 1M 8. 双端口存储器所以能高速进行读写，是因为采用______。 A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件 9. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常 需采用______。 A．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式 10. 指令周期是指______。 A．CPU 从主存取出一条指令的时间 B．CPU 执行一条指令的时间 C．CPU 从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间 11. 同步控制是______。 A．只适用于 CPU 控制的方式 B．只适用于外围设备控制的方式 C．由统一时序信号控制的方式 D．所有指令控制时间都相同的方式 12. 从信息流的传送效率来看，______工作效率最低。 A．三总线系统 B．单总线系统 C．双总线系统 D．多总线系统 13. 一个 256K×8 的 DRAM 芯片，其地址线和数据线总和为 A．16 B．18 C．26 D．30 14. 算术右移指令执行的操作是______。 A．符号位填 0，并顺次右移 1 位，最低位移至进位标志位 B．符号位不变，并顺次右移 1 位，最低位移至进位标志位 C．进位标志位移至符号位，顺次右移 1 位，最低位移至进位标志位 D．符号位填 1，并顺次右移 1 位，最低位移至进位标志位 15. 微程序控制器中，机器指令与微指令的关系是______。 A．每一条机器指令由一段微指令编成的微程序来解释执行 B．每一条机器指令由一条微指令来执行 C．一段机器指令组成的程序可由一条微指令来执行 D．一条微指令由若干条机器指令组成 16. 以下描述中基本概念不正确的是______。 A．PCI 总线是层次总线 B．PCI 总线采用异步时序协议和分布式仲裁策略 C．Futurebus+总线能支持 64 位地址 D．Futurebus+总线适合于高成本的较大规模计算机系统 17. 计算机的外围设备是指______。 A．输入/输出设备 B．外存储器 C．远程通信设备 D．除了 CPU 和内存以外的其它设备 18. CRT 的颜色数为 256 色，则刷新存储器每个单元的字长是______。 A．256 位 B．16 位 C．8 位 D．7 位 19. 通道对 CPU 的请求形式是______。 A．自陷 B．中断 C．通道命令 D．跳转指令 20. 中断向量地址是______。A．子程序入口地址 B．中断服务例行程序入口地址 C．中断服务例行程序入口地址的指示器 D．中断返回地址二．填空题（每空 1 分，共 20 分）1. 按 IEEE754 标准，一个浮点数由 A.______、B.______、C.______三个域组成。 2. 闪速存储器能提供高性能、低功耗、高可靠性以及 A.______能力，因此作为 B.______ 用于便携式电脑中。 3. 寻址方式按操作数的物理位置不同，多使用 A.______型和 B.______型，前者比后者执 行速度快。 4. 堆栈是一种特殊的 A.______寻址方式，它采用 B.______原理。按构造不同，分为寄存 器堆栈和 C.______堆栈。 5. 当今的 CPU 芯片除了包括定点运算器和控制器外，还包括 A.______、B.______、运算 器和 C.______管理等部件。 6. 奔腾 CPU 中 L2 级 cache 的内容是 A.______的子集，而 B.______内容又是 L2 级 cache 的子集。 7. 为了解决多个 A.______同时竞争总线 B.______，必须具有 C.______部件。 8. 并行 I/O 接口 A.______和串行 I/O 接口 B.______是两个目前最具权威性和发展前景的 标准接口。三．简答题（每题 5 分，共 20 分）1. 2. 3. 4. 什么是闪速存储器？它有哪些特点？ 说明总线结构对计算机系统性能的影响。 什么是 CISC？CISC 指令系统的特点是什么？ 指令和数据均存放在内存中，CPU 如何从时间和空间上区分它们是指令还是数据？四．应用题（每题 5 分，共 40 分）1. 设[X]补 = X0.X1X2?Xn，求证： [X/2]补 = X0.X0X1X2?Xn。2. 某加法器进位链小组信号为 C4C3C2C1,低位来的进位信号为 C0，请按串行进位方式写出 C4C3C2C1 的逻辑表达式。 3. 存储器容量为 32 字，字长 64 位，模块数 m = 8，用交叉方式进行组织。存储周期 T = 200ns, 数据总线宽度为 64 位，总线传输周期τ = 50ns。问该存储器的带宽是多少？ 4. 指令格式结构如下所示，试分析指令格式特点。 15 12 11 9 8 6 5 3 2 0 OP 寻址方式 寄存器 寻址方式 寄存器 源地址 目标地址 5. 用时空图法证明流水 CPU 比非流水 CPU 具有更高的吞吐率。 6. 某总线在一个总线周期中并行传送 4 个字节的数据，假设一个总线周期等于一个时钟周 期，总线时钟频率为 33MHz，求总线带宽是多少？ 7. 一个基本的 DMA 控制器应包括哪些逻辑构件？ 8. 某刷新存储器所需的带宽为 160MB/S。实际工作时，显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的 50%用于刷新屏幕，保留 50%带宽用于其他非刷新功能。问 刷存总带宽应为多少？为达到这样的刷存带宽，应采取何种技术措施？期末试卷五答案一．选择题1. B 8. B 15. A 2. A 9. C 16. B 3. A 10. C 17. D 4. C 11. C 18. C 5. B 12. B 19. B 6. D 13. C 20. C 7. C 14. B二．填空题1. 2. 3. 4. 5. 6. 7. 8. A.符号位 B.阶码 C.尾数 A.瞬时启动 B.固态盘 A.RR B.RS A.数据 B.先进后出 C.存储器 A.cache B.浮点 C.存储 A.主存 B.L1 级 cache A.主设备 B.控制权 C.总线仲裁 A.SCSI B.IEEE1394三．简答题1. 解：闪速存储器是高密度、 非易失性的读/写半导体存储器。从原理上看，它属于 ROM 型存储器，但是它又可随机改写信息；从功能上看，它又相当于 RAM，所以传统 ROM 与 RAM 的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点： （1）固有的非易失性， （2）廉价的高密度， （3）可直接执行， （4）固 态性能。 2. （1）最大存储容量 单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总 线。 双总线系统中，存储容量不会受到外围设备数量的影响 （2）指令系统 双总线系统，必须有专门的 I/O 指令系统 单总线系统，访问内存和 I/O 使用相同指令 （3）吞吐量 总线数量越多，吞吐能力越大 3. CISC 是复杂指令系统计算机的英文缩写。其特点是： （1） 指令系统复杂庞大，指令数目一般多达 2、3 百条。 （2） 寻址方式多 （3） 指令格式多 （4） 指令字长不固定 （5） 可访存指令不加限制 （6） 各种指令使用频率相差很大 （7） 各种指令执行时间相差很大（8） 大多数采用微程序控制器 4. 从时间上讲,取指令事件发生在“取指周期” ，取数据事件发生在“执行周期” 。从空间上 讲，从内存读出指令流流向控制器（指令寄存器） 。从内存读出数据流流向运算器（通用寄 存器） 。四．应用题1. 证明： 因为 X = -X0 + Xi2-i所以 X/2 = -X0/2 + 1/2 = -X0 + 由于 X/2= -X0 + Xi2 Xi2Xi2-I= -X0 + X0/2 + 1/2Xi2-i-（i+1）-（i+1）根据补码与真值的关系便有：[X/2]补 = X0.X0X1X2?Xn 2. 串行方式：C1 = G1 + P1C0 C3 = G3 + P3C2 其中 G1 = A1B1 G2 = A2B2 G3 = A3B3 G4 = A4B4 C2 = G1 + P2C1 C4 = G4 + P4C3 P1 = A1B1 P2 = A2B2 P3 = A3B3 P4 = A4B43. 解：连续读出 m=8 个字的信息量是：q = 64 位×8 = 512 位 连续读出 8 个字所需的时间是：t = T + （m C 1）τ = 200 + 7×50 = 5.5× 10 s 交叉存储器的带宽是: W = q/t = 512/（5.5×10 s） ≈ 93×10 位/s 4.（1）OP 字段指定 16 种操作 （2）单字长二地址指令 （3）每个操作数可以指定 8 种寻址方式 （4）操作数可以是 RR 型、RS 型、SS 型 5. 解：时空图法：假设指令周期包含四个子过程：取指令（IF） 、指令译码（ID） 执行 、 运算（EX） 、结果写回（WB） ，每个子过程称为过程段（Si） ，这样，一个流水线由 一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻 的过程段。 S1 S2 S3 S4-7 7 -7入→IFIDEXWB(a) 指令周期流程(b) 非流水 CPU 时空图(c) 流水 CPU 时空图 图 C5.1 图 C5.1（b）表示非流水 CPU 的时空图。由于上一条指令的四个子过程全部执行完 毕后才能开始下一条指令，因此每隔 4 个单位时间才有一个输出结果，即一条指令执行结 束。 图 C5.1（c）表示流水 CPU 的时空图。由于上一条指令与下一条指令的四个过程在时 间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执 行一条指令。 比较后发现：流水 CPU 在八个单位时间中执行了 5 条指令，而非流水 CPU 仅执行 2 条 指令，因此流水 CPU 具有更强大的数据吞吐能力。 6. 解：设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个周期传送的数据量用 D 表示，根据总线带宽定义，有： Dr = D/T = D×f = 4B×33×10 /s = 132MB/s 7. 答：应当包括：内存地址计数器 字计数器 数据缓冲寄存器 “DMA 请求”标志 “控制/状态”逻辑 中断机构 等逻辑构件 8. 解：刷存总带宽 160MB/S × 100/50 = 320MB/S 可采用如下技术措施： （1）使用高速的 DRAM 芯片组成刷存 （2）刷存采用多体交叉结构 （3）加大刷存至显示控制器的内部总线宽度 （4）刷存采用双端口存储器结构，将刷新端口与更新端口分开6期末试卷六一．选择题（每小题 1 分，共 20 分）1. 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 ______年完成。 A.
2. 目前大多数集成电路生产中，所采用的基本材料为______。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是______。 A. （）2 B. （227）8 C. （98）16 D. （152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 用 32 位字长（其中 1 位符号位）表示定点小数时，所能表示的数值范围是______。 -32 -31 A. 0≤│N|≤1-2 B. 0≤│N|≤1-2 -30 -29 C. 0≤│N|≤1-2 D. 0≤│N|≤1-2 6. 定点运算器用来进行______。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算 7. 某 SRAM 芯片，其存储容量为 64K×16 位，该芯片的地址线和数据线数目为 ____。 A. 64，16 B. 16，64 C. 64，8 D. 16，16 8. 闪速存储器称为______。 A. 光盘 B. 固态盘 C. 硬盘 D. 软盘 9. 二地址指令中，操作数的物理位置不可能安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器 10. 堆栈寻址方式中，设 A 为累加寄存器，SP 为堆栈指示器，Msp 为 SP 指示器的栈顶单元，如果操作的动作是： （A）→Msp， （SP）－1→SP，那么出栈 操作的动作为： A. （Msp）→A， （SP）+1→SP B. （SP）+1→SP， （Msp）→A C. （SP）－1→SP， （Msp）→A D. （Msp）→A， （SP）－1→SP 11. 中央处理器（CPU）是包含______。 A. 运算器 B. 控制器 C. 运算器. 控制器和 cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是______。 A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令 13. 下面描述的 RISC 机器基本概念中正确的表达是______。 A. RISC 机器不一定是流水 CPU B. RISC 机器一定是流水 CPUC. RISC 机器有复杂的指令系统 D. CPU 配备很少的通用寄存器 14. 在______的微型计算机中，外设可以和主存储器单元统一编址，因此可以不使 用 I/O 指令。 A. 单总线 B. 双总线 C. 三总线 D. 多总线 15. 描述当代流行总线结构中基本概念不正确的句子是______。 A. 当代流行总线结构是标准总线 B. 当代总线结构中，CPU 和它私有的 cache 一起作为一个模块与总线相连 C. 系统中只允许有一个这样的模块 D. PCI 总线体系中有三种桥，它们都是 PCI 设备 16. 磁盘驱动器向盘片磁层记录时采用______方式写入。 A. 并行 B. 串行 C. 并―串行 D. 串―并行 17. 一台计算机对 n 个数据源进行分时采集，送入主存，然后分时处理。采集数据 时最好方案是使用______。 A. 堆栈缓冲区 B. 一个指针的缓冲区 C. 两个指针的单缓冲区 D. n 个指针的 n 个缓冲区 18. 为了便于实现多级中断，保存现场信息最有效的方法是采用______。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 19. 下述 I/O 控制方式中，_____主要由程序实现。 A. PPU（外围处理机） B. 中断方式 C. DMA 方式 D. 通道方式 20. 在下述指令中，______指令包含的周期数最多。 A. RR 型 B. RS 型 C. SS 型 D. 零地址指令二．填空题（每空 1 分，共 20 分）1. 计算机软件一般分为两大类：一类叫 A.______，另一类叫 B.______。操作系统 属于 C.______类。 2. 一位十进制数，用 BCD 码表示需要 A.______位二进制码，用 ASCⅡ码表示需要 B.______位二进制码。 3. 虚拟存储器指的是 A.______层次，它给用户提供了一个比实际 B.______空间大 的多 C.______空间。 4. 不同机器有不同的 A.______，RISC 指令系统是 B.______指令系统的改进。 5. 流水 CPU 中的主要问题是 A.______相关、B.______相关和 C.______相关，为此 需要采用相应的技术对策，才能保证流水畅通而不断流。 6. 总线同步定时协议中，事件出现在总线的时刻由 A.______信号确定，总线周期 的长度是 B.______的。 7. 不同的 CRT 显示标准所支持的最大 A.______和 B.______数目是不同的。 8. 数组多路通道允许 A.______个设备进行 B.______型操作，数据传送单位是 C.______。三．简答题（每小题 5 分，共 20 分）1. 主存储器的性能指标有哪些？含义是什么？ 2. 集中式仲裁有哪几种方式？ 3. 在计算机中，CPU 管理外围设备有几种方式？4. 简要说明通用 I/O 标准接口 SCSI 的性能特点。四．应用题（每小题 5 分,共 40 分）1．用补码运算方法求 x+y=？x-y=? （1） x=0.1001 y=0.1100 （2） x=-0.0100 y=0.1001 2．[x]补+[y]补=[x+y]补 求证 ： -[y]补=[-y]补 3．设有一个具有 20 位地址和 32 位字长的存储器，问： （3） 该存储器能存储多少个字节的信息？ （4） 如果用 512k×8 位的 SRAM 组成，需多少片？ （5） 需要多少位地址作芯片选择？ 4．某双面磁盘，每面有 220 道，已知磁盘转速 r = 3000 转/分。数据传输率为 175000B/s。求磁盘总容量。 5．指令格式如下所示，其中 OP 为操作码，试分析指令格式特点。 18 12 11 10 9 5 4 0 OP ---------源寄存器 目标寄存器 6． 比较水平微指令和垂直微指令的优缺点。 7． 某总线在一个总线周期中并行传送 4 个字节的数据，假设一个总线周期等于一个 时钟周期，总线时钟频率为 33MHz，求总线带宽是多少？ 8． 用多路 DMA 控制器控制磁盘、磁带、打印机三个设备同时工作。磁盘以 30μs 的间 隔向控制器发 DMA 请求，磁带以 45μs 的间隔向控制器发 DMA 请求，打印机以 150μs 的间隔发 DMA 请求。请画出多路 DMA 控制器的工作时空图。期末试卷六答案一.1. D 8. B 15. C选择题2. A 9. A 16. B 3. A 10. B 17. D 4. D 11. C 18. B 5. B 12. B 19. B 6. B 13. B 20. C 7. D 14. A二. 填空题1. 2. 3. 4. 5. 6. 7. 8. 系统软件 应用软件 系统软件 4 7 主存---外存 主存 虚拟地址 指令系统 CISC 资源 数据 控制 总线时钟 固定 分辨率 颜色 1（单） 传输 数据块三. 简答题1. 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2. 有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。 3. 解：CPU 管理外围设备有五种方式： （1）程序查询方式 （2）程序中断方式 （3）直接内存访问（DMA）方式 （4）通道方式 （5）外围处理机方式 4. 解： （1）SCSI 接口总线有 8 条数据线、1 条奇偶校验线、9 条控制线组成。使用 50 芯电缆，规定了两种电气条件：单端驱动和差分驱动。 （2）总线时钟频率高。 （3）SCSI 接口总线以菊花链形式最多可接 8 台设备。 （4）每个 SCSI 设备有自己唯一的设备号 ID=0―7。ID=7 的设备有最高优先 权，ID=0 的设备优先权最低。采用分布式总线仲裁策略。 （5）SCSI 设备是指连接在 SCSI 总线上的智能设备，即除主适配器 HBA 外， 其他 SCSI 设备实际是外设的适配器或控制器。 （6）SCSI 设备是智能设备，对 SCSI 总线以至主机屏蔽了实际外设的固有物 理属性，设备间可用一套标准命令进行数据传送。 (7) SCSI 设备间是一种对等关系，而不是主从关系。四. 应用题1. （1） [X]补 = 00.1001 + [Y]补 = 00.1100 [X+Y]补 = 01.0101 因为双符号位相异，结果发生溢出。 [X]补 = 11.1100 + [Y]补 = 00.1001 [X+Y]补 = 00.0101 X+Y = +0.0101 2. 因为 [x]补+[y]补=[x+y]补 [X]补 = 00.1001 + [-Y]补 = 11.0100 [X-Y]补 = 11.1101 X-Y = -0.0011 [X]补 + [-Y]补 [X-Y]补 X-Y = = 11.1100 = 11.0111 = 11.1（2）令 x = -y 代入，则有 [-y]补+[y]补=[-y+y]补 = [0]补 = 0 所以 -[y]补=[-y]补 3. 解： （1）32 位字长为 4B，220= 1M = 1024K,存储器容量为 2 ×4B = 4MB，可存储 4M20字节的信息 （2）SRAM 芯片容量为 512K×8 位 = 512KB = 0.5MB 所需芯片数目为：4MB ÷ 0.5MB = 8 片 （3）因为 219= 512K，即芯片片内地址线 19 位，存储器容量为 1M,地址线为 20 位，故需 1 位地址线作芯片片选选择（CS） ，用 A19 选第 1 个模块，用 A19 选第 2 个 模块。 4. 解： 因为 Dr = r×N r = 3000 转/分 = 50 转/秒 所以 N = Dr/r = （175000B/s） / （50/s）= 3500B 磁盘总容量 = 3500B×220 = . （1）单字长二地址指令 （2）操作码字段 OP 可以指定 128 条指令 （3）源寄存器和目标寄存器都是通用寄存器（可分别指定 32 个） ，所以是 RR 型指令， 两个操作数均存放在寄存器中 （4）这种指令结构常用于算术逻辑运算 6. （1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差； （2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长； （3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点， 而垂直型微指令正好相反； （4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容 易掌握。 7. 解：设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个周期传送的数据量用 D 表示，根据总线带宽定义，有： Dr = D/T = D×f = 4B×33×10 /s = 132MB/s 8.30 μ S 磁盘 45 μ S 磁带6tt打印机 DMA 控制器 5 μ S T1 T2 T3 T4 T5 T6 T7 T8tt期末试卷七一．选择题（每小题 1 分，共 20 分）1. 目前的计算机中，代码形式是______。 A．指令以二进制形式存放，数据以十进制形式存放 B．指令以十进制形式存放，数据以二进制形式存放 C．指令和数据都以二进制形式存放 D．指令和数据都以十进制形式存放 2. 完整的计算机系统应包括______。 A．运算器 存储器 控制器 B．外部设备和主机 C．主机和应用程序 D．配套的硬件设备和软件系统 3. 下列数中最大的是______。 A． （ B． （227）8 C． （96）16 D． （143）104. 设寄存器位数为 8 位，机器数采用补码形式（一位符号位） ，对应于十进制数-27，寄存 器内为______。 A． （27）16 B． （9B）16 C． （E5）16 D． （5A）165. 计算机的存储器系统是指______。 A．RAM 存储器 B．ROM 存储器 C．主存储器 D．主存储器和外存储器 6. 算术/逻辑运算单元 74181ALU 可完成______。 A．16 种算术运算功能 B．16 种逻辑运算功能 C．16 种算术运算功能和 16 种逻辑运算功能 D．4 位乘法运算功能和除法运算功 能 7. 某机字长 32 位，存储容量 1MB，若按字编址，它的寻址范围是______。 A． 1MB B． 512KB C． 256K D． 256KB 8. 常用的虚拟存储系统由______两级存储器组成。 A．主存―辅存 B．快存―主存 C．快存―辅存 D．通用寄存器―主存 9. 变址寻址方式中，操作数的有效地址等于______。 A．基值寄存器内容加上形式地址 B．堆栈指示器内容加上形式地址 C．变址寄存器内容加上形式地址 D．程序计数器内容加上形式地址 10. 在虚拟存储器中，当程序正在执行时，由______完成地址映射。 A．程序员 B．编译器 C．装入程序 D．操作系统 11. 由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此机器周期 通常用______来规定。 A．主存中读取一个指令字的最短时间 B．主存中读取一个数据字的最长时间 C．主存中写入一个数据字的平均时间 D．主存中取一个数据字的平均时间 12. 异步控制常用于______作为其主要控制方式。 A．在单总线结构计算机中访问主存与外围设备时 B．微型机的 CPU 控制中 C．组合逻辑控制的 CPU 中 D．微程序控制器中 13. 描述流水 CPU 基本概念中，正确表述的句子是______。 A. 流水 CPU 是以空间并行性为原理构造的处理器 B. 流水 CPU 一定是 RISC 机器 C. 流水 CPU 一定是多媒体 CPU D. 流水 CPU 是一种非常经济而实用的时间并行技术 14. 多总线结构的计算机系统采用______方法，对提高系统的吞吐率最有效。 A．多端口存储器 B．提高主存的速度C．交叉编址多模存储器 D．高速缓冲存储器 15. 描述 PCI 总线中基本概念正确的句子是______。 A. PCI 总线是一个与处理器有关的高速外围总线 B. PCI 总线的基本传输机制是猝发式传输 C. PCI 设备不是主设备 D. 系统中只允许有一条 PCI 总线 16. 当采用______对设备进行编址情况下，不需要专门的 I/O 指令组。 A．统一编址法 B．单独编址法 C．两者都是 D．两者都不是 17. CRT 的分辨率为
像素，像素颜色数为 256，则刷新存储器的容量是______。 A．512KB B．1MB C．256KB D．2MB 18. 一张 3.5 英寸软盘的存储容量为______，每个扇区存储的固定数据是______。 A．1.44MB 512B B．1MB 1024B C．2MB 256B D．1.44MB 512KB 19. 下面叙述的概念中______是正确的。 A．总线一定要和接口相连 B．接口一定要和总线相连 C．通道可以代替接口 D．总线始终由 CPU 控制和管理 20. IEEE1394 的高速特性适合于新型高速硬盘和多媒体数据传输，它的数据传输率可以是 ______。 A．100 兆位/秒 B．200 兆位/秒 C．400 兆位/秒 D．300 兆位/秒二．填空题（每空 1 分，共 20 分）1. 2000 年，超级计算机最高浮点运算速度达到每秒 A.______次，我国的 B.______号计算 机的运算速度达到 3840 亿次，使我国成为 C.______之后第三个拥有高速计算机的国 家。 2. 存储 A.______并按 B.______顺序执行，这是冯?诺依曼型计算机的工作原理。 3. 移码表示法主要用于表示浮点数的 A.______码，以利于比较两个 B.______数的大小和 进行 C.______操作。 4. 广泛使用的 A.______和 B.______都是半导体随机读写存储器，它们共同的缺点是 C.______。 5. 多个用户共享主存时，系统应提供 A.______。通常采用的方法是 B.______保护和 C.______保护，并用硬件来实现。 6. 形成指令寻址的方式，称为指令寻址方式，有顺序寻址和 A.______寻址两种，使用 B.______来跟踪。 7. 多媒体 CPU 是带有 A.______技术的处理器，它是一种多媒体扩展结构技术，特别适合 于 B.______处理。 8. 字节多路通道可允许多个设备进行 A.______型操作，数据传送单位是 B.______。三．简答题（每小题 5 分，共 20 分）1. 2. 3. 4. 举出 CPU 中 6 个主要寄存器的名称及功能。 何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。 何谓 CRT 的显示分辨率、灰度级？ CPU 响应中断应具备哪些条件？四．应用题（每小题 5 分，共 40 分）1. 已知 X = -0.01111,Y = +0.11001, 求[X]补,[-X] 补,[Y] 补,[-Y] 补,X+Y=?,X-Y=? 2. 已知：[X]补 = X0.X1X2?Xn，求证：[1-X]补 = X0.X1 X2?Xn + 2 。 3. 有一个 1024K×32 位的存储器，由 128K×8 位的 DRAM 构成。 问： （1）总共需要多少 DRAM 芯片 （2）采用异步刷新，如果单元刷新间隔不超过 8ms，则刷新信号周期是多少？ 4. 指令格式如下所示，OP 为操作码字段，试分析指令格式特点 15 10 7 4 3 OP 源寄存器 基值寄存器 位移量（16 位）-n05. 画出微程序控制器组成框图，说明各部分功能。 6. 某总线在一个总线周期中并行传送 4 个字节的数据，假设一个总线周期等于一个时钟周 期，总线时钟频率为 66MHz，求总线带宽是多少？ 7. 用多路 DMA 控制器控制光盘、软盘、打印机三个设备同时工作。光盘以 30μs 的间隔向 控制器发 DMA 请求，软盘以 60μs 的间隔向控制器发 DMA 请求，打印机以 180μs 的间隔发 DMA 请求。假设 DMA 控制器完成一次 DMA 传送时间为 5μs,请画出多路 DMA 控制器的工作时 空图。 8. CD－ROM 光盘的外缘有 5mm 的范围因记录数据困难，一般不使用，故标准的播放时间为 60 分钟。请计算模式 2 情况下光盘存储容量是多少？期末试卷七答案一.1. C 8. A 15. B选择题2. D 9. C 16. A 3. B 10. D 17. B 4. C 11. A 18. A 5. D 12. A 19. B 6. C 7. C 13. D 14. A 20. A、B、C二. 填空题1. 2. 3. 4. 5. 6. 7. 8. A.1 万亿 B.神威 C.美国、日本 A.程序 B.地址 A.阶码 B.指 C.对阶 A.SRAM B.DRAM C.断电后不能保存信息 A.存储保护 B.存储区域 C.访问方式 A.跳跃 B.程序计数器 A.MMX B.图像数据 A.传输 B.字节三. 简答题1. CPU 有以下寄存器： （1） 指令寄存器（IR） ：用来保存当前正在执行的一条指令。 （2） 程序计数器（PC） ：用来确定下一条指令的地址。 （3） 地址寄存器（AR） ：用来保存当前 CPU 所访问的内存单元的地址。（4） 缓冲寄存器（DR） ： &1&作为 CPU 和内存、外部设备之间信息传送的中转站。 &2&补偿 CPU 和内存、外围设备之间在操作速度上的差别。 &3&在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5） 通用寄存器（AC） ：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运 算时，为 ALU 提供一个工作区。 （6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条 件码内容。除此之外，还保存中断和系统工作状态等信息，以便使 CPU 和系统 能及时了解机器运行状态和程序运行状态。 2. 解：连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而 从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间 里可以有一个或多个从方。 除 CPU 模块外，I/O 功能模块也可以提出总线请求。为了解决多个主设备同时竞争总 线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主 方。 一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对 CPU 模块的总线请 求采用公平原则处理，而对 I/O 模块的总线请求采用优先级策略。 3. 解：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分 辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和 CRT 电子束的聚焦能力。同时刷新存储 器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。 灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色 的不同。灰度级越多，图像层次越清楚逼真。 4. 解：(1)在 CPU 内部设置的中断屏蔽触发器必须是开放的。 (2)外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。 (3)外设（接口）中断允许触发器必须为“1” ，这样才能把外设中断请求送至 CPU。 (4)当上述三个条件具备时，CPU 在现行指令结束的最后一个状态周期响应中断。四. 应用题1. 解：[X]补=1.10001 [-X] 补=0.01111 [Y] 补=0.11001 [X]补=11.10001 [X]补=11.10001 +[Y]补=00.11001 +[-Y]补=11.10 10.11000 X+Y=+0.01010 X-Y 结果发生溢出 2. 证明：因为[1-X]补 = [1]补 1 + X0 = X0 所以 [1-X]补 = 1 + X0. X1 X2 ? Xn + 2-n[-Y] 补=1.00111+[-X]补= 1 +X0. X1 X2 ? Xn + 2-n= X0. X1 X2?Xn + 2-n3. （1）DRAM 芯片容量为 128K×8 位 = 128KB 存储器容量为 1024K×32 位 = 1024K×4B =4096KB 所需芯片数 4096KB÷128KB = 32 片 （2）对于 128K×8 位的 DRAM 片子，选择一行地址进行刷新，取刷新地址 A8―A0，则 8ms 内进行 512 个周期的刷新。按此周期数，512×4096 = 128KB，对一行上的 4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为 8ms÷512 = 15.6μ s 4. 解： （1）双字长二地址指令，用于访问存储器。 （2）操作码字段 OP 为 6 位，可以指定 64 种操作。 （3）一个操作数在源寄存器（共 16 个） ，另一个操作数在存储器中（由基值寄存器 和位移量决定） ，所以是 RS 型指令。 5.解：图 C7.1（1）控制存储器 用来存放实现全部指令系统的所有微程序。 （2）微指令寄存器 用来存放由控制存储器读出的一条微指令信息。 （3）地址转移逻辑 在一般情况下，微指令由控制存储器读出后直接给出下一条微指令 地址，这个微地址信息就存放在微地址寄存器中，如果微程序不出现分支，那么下一 条微指令的地址就直接由微地址寄存器给出。当出现分支时，由地址转移逻辑自动完 成修改微地址的任务。 6. 解：设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个周期传送的数据量用 D 表示，根据总线带宽定义，有： Dr = D/T = D×f = 4B×66×10 /s = 264MB/s 7. 解：6图 C7。28. 解：扇区总数 = 60 × 60 × 75 = 270000 模式 2 存放声音、图像等多媒体数据，其存储容量为 270000 ×
/1024 = 601MB期末试卷八一． 选择题（每题 1 分，共 20 分）1. 我国在______ 年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 ______ 年完成。 A． B． C． D．. Pentium 微型计算机中乘除法部件位于______ 中。 A．CPU B．接口 C．控制器 D．专用芯片 3. 没有外存储器的计算机初始引导程序可以放在______ 。 A．RAM B．ROM C．RAM 和 ROM D．CPU 4. 下列数中最小的数是______ 。 A． （ B． （52）8 C． （2B）16 D． （44）105. 在机器数______ 中，零的表示形式是唯一的。 A．原码 B．补码 C．移码 D．反码 6. 在定点二进制运算器中，减法运算一般通过______ 来实现。 A．原码运算的二进制减法器 B．补码运算的二进制减法器 C．补码运算的十进制加法器 D．补码运算的二进制加法器 7. 下列有关运算器的描述中______ 是正确的。 A．只作算术运算，不作逻辑运算 B．只作加法 C．能暂时存放运算结果 D．以上答案都不对 8. 某 DRAM 芯片，其存储容量为 512K×8 位，该芯片的地址线和数据线数目为______ 。A．8，512 B．512，8 C．18，8 D。19，8 9. 相联存储器是按______ 进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D。地址指定与堆栈存取方式结合 10. 指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．缩短指令长度，扩大寻址空间，提高编程灵活性 C．可以直接访问外存 D．提供扩展操作码的可能并降低指令译码难度 11. 堆栈寻址方式中，设 A 为累加寄存器，SP 为堆栈指示器，Msp 为 SP 指示器的栈顶单元，如果操作的动作是： （A）→Msp， （SP）－1→SP，那么出栈操作 的动作为： A． （Msp）→A， （SP）+1→SP B.（SP）+1→SP， （Msp）→A C． （SP）－1→SP， （Msp）→A D.（Msp）→A， （SP）－1→SP 12. 在 CPU 中跟踪指令后继地址的寄存器是______ 。 A．主存地址寄存器 B．程序计数器 C．指令寄存器 D．状态条件寄存器 13. 描述多媒体 CPU 基本概念中正确表述的句子是______ 。 A. 多媒体 CPU 是带有 MMX 技术的处理器 B．多媒体 CPU 是非流水线结构 C．MMX 指令集是一种单指令流单数据流的串行处理指令 D．多媒体 CPU 一定是 CISC 机器 14. 描述 Futurebus+总线中基本概念正确的表述是______ 。 A. Futurebus+总线是一个高性能的同步总线标准 B. 基本上是一个同步数据定时协议 C. 它是一个与结构、处理器技术有关的开发标准 D. 数据线的规模不能动态可变 15. 在______ 的微型计算机系统中，外设可以和主存储器单元统一编址，因此可以不用 I/O 指令。 A．单总线 B．双总线 C．三总线 D．多总线 16. 用于笔记本电脑的大容量存储器是______ 。 A．软磁盘 B．硬磁盘 C．固态盘 D．磁带 17. 具有自同步能力的记录方式______ 。 A．NRZ0 B．NRZ1 C．PM D．MFM18. ______不是发生中断请求的条件。 A．一条指令执行结束 B．一次 I/O 操作结束 C．机器内部发生故障 D．一次 DMA 操作结束 19. 采用 DMA 方式传送数据时，每传送一个数据就要用一个______ 。 A．指令周期 B．数据周期 C．存储周期 D．总线周期 20. 并行 I/O 标准接口 SCSI 中，一块主适配器可以连接______ 台具有 SCSI 接口的设备。 A．6 B．7～15 C．8 D．10二． 填空题（每空 1 分，共 20 分）1. 在计算机术语中，将 A.______ 和 B.______ 和在一起称为 CPU，而将 CPU 和 C.______ 合在一起称为主机。 2. 计算机软件一般分为两大类：一类叫 A.______ ，另一类叫 B.______ 。操作系统属于C.______ 类。 3. 主存储器容量通常以 MB 表示，其中 M = A.______ , B =B.______；硬盘容量通常以 GB 表示，其中 G =C. ______ 。 4. CPU 能直接访问 A.______ 和 B.______ ，但不能直接访问磁盘和光盘。 5. 指令字长度有 A.______ 、B.______ 、C.______ 三种形式。 6. 计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用 A.______ 传送、 B.______ 传送、C.______ 传送。 7. 通道是一个特殊功能的 A.______ ，它有自己的 B.______ 专门负责数据输入输出的传 输控制。 8. 并行 I/O 接口 A.______ 和串行 I/O 接口 B.______ 是目前两个最具有权威性的标准接 口技术。三． 简答题（每题 5 分，共 20 分）1. 2. 3. 4. 一个较完善的指令系统应包括哪几类？ 什么是闪速存储器？它有哪些特点？ 比较水平微指令与垂直微指令的优缺点。 CPU 响应中断应具备哪些条件？四． 应用题（每题 5 分，共 20 分）1. 已知：X=0.1011,Y=－0.0101,求[X/2]补,[X/4]补, [－X]补, [Y/2]补,[Y/4]补, [－Y]补。 2. 设机器字长为 16 位，定点表示时，尾数 15 位，阶符 1 位。 (1)定点原码整数表示时，最大正数为多少？最小负数为多少？ (2)定点原码小数表示时，最大正数为多少？最小负数为多少？ 3. [x]补+[y]补=[x+y]补 求证 ： -[y]补=[-y]补 4. 有一个 16K×16 的存储器，由 1K×4 位的 DRAM 芯片构成问: （1）总共需要多少 DRAM 芯片? （2）画出存储体的组成框图。 5. 中断接口中有哪些标志触发器？功能是什么？ 6. CPU 结构如图所示，其中一个累加寄存器 AC，一个状态条件寄存器和其它四个寄存 器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1) 标明图中四个寄存器的名称。 (2) 简述指令从主存取到控制器的数据通路。 (3) 简 述 数 据 在 运 算 器 和 主 存 之 间 进 行 存 / 取 访 问 的 数 据 通 路 。图 C8.17. 何谓 DMA 方式？DMA 控制器可采用哪几种方式与 CPU 分时使用内存？ 8. CD－ROM 光盘的外缘有 5mm 的范围因记录数据困难，一般不使用，故标准的播放时 间为 60 分钟。请计算模式 1 情况下光盘存储容量是多少？期末试卷八答案一． 选择题1.D 8. D 15. A 2. A 9. C 16. C,D 3. B 10. B 17. C 4. A 11. B 18. A 5. B,C 12. B 19. C 6. D 13. A 20. B 7. D 14. C二． 填空题1. 2. 3. 4. 5. 6. 7. 8. A.运算器 B.控制器 C.存储器 A.系统程序 B.应用程序 C.系统程序 20 30 A.2 B.8 位(1 个字节) C.2 A.cache B.主存 A.单字长 B.半字长 C.双字长 A.并行 B.串行 C.复用 A.处理器 B.指令和程序 A.SCSI B.IEEE1394三． 简答题1. 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出 指令、堆栈指令、字符串指令、特权指令等。 2. 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于 ROM 型存储器，但是它又可随机改写信息；从功能上看，它又相当于 RAM，所以传统 ROM 与 RAM 的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点： （1）固有的非易失性 （2）廉价的高密度 （3）可直接执行 （4）固态性能 3.（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。 （2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。 （3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点， 而垂直型微指令正好相反。 （4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较 容易掌握 4. 解： （1） 在 CPU 内部设置的中断屏蔽触发器必须是开放的。 （2） 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。 （3） 外设（接口）中断允许触发器必须为“1” ，这样才能把外设中断请求送至 CPU。 （4） 当上述三个条件具备时，CPU 在现行指令结束的最后一个状态周期响应中断。四． 应用题1. 解：[X]补 = 0.1011 [X/2]补 = 0.01011 [Y] 补 = 1.1011 [Y/2]补 = 1.11011 2. 解： （1）定点原码整数表示时 最大正数： 15-1）10 = （32767）10 （2 最小负数：-（215-1）10=（-32767）10 （2）定点原码小数表示时 最大正数： （1-2-15）10 最小负数：-（1-2-15）10 3. 证：因为 [x]补+[y]补=[x+y]补 [X/4]补 = 0.001011 [Y/4]补 = 1.111011 [－X]补 = 1.0101 [－Y]补 = 0.0101令 x = -y 代入，则有 [-y]补+[y]补=[-y+y]补 = [0]补 = 0 所以 -[y]补=[-y]补4. 解： （1）芯片 1K×4 位，片内地址线 10 位（A9--A0 ） ，数据线 4 位。芯片总数 16K×16/（1K×4）=64 片（2）存储器容量为 16K，故地址线总数为 14 位（A13─A0） ，其中 A13A12A11A10 通过 4：16 译码器产生片选信号 CS0─CS15 。A9─A0 CS15 4位 CS11K×4CS0 4位 。。 。。1K×44位CS0 CS1 CS154位 D15―D0…… 4：16 译码器A13 A12 A11 A10图 C8.25. 解：中断接口中有四个标志触发器： （1）准备就绪的标志（RD） ：一旦设备做好一次数据的接受或发送，便发出一 个设备动作完毕信号，使 RD 标志置“1” 。在中断方式中，该标志用作为 中断源触发器，简称中断触发器。 （2）允许中断触发器（EI） ：可以用程序指令来置位。EI 为“1”时，某设备 可以向 CPU 发出中断请求；EI 为“0”时，不能向 CPU 发出中断请求， 这意味着某中断源的中断请求被禁止。设置 EI 标志的目的，就是通过软 件来控制是否允许某设备发出中断请求。 （3）中断请求触发器（IR） ：它暂存中断请求线上由设备发出的中断请求信号。 当 IR 标志为“1”时，表示设备发出了中断请求。 （4）中断屏蔽触发器（IM） ：是 CPU 是否受理中断或批准中断的标志。IM 标 志为“0”时，CPU 可以受理外界的中断请求，反之，IM 标志为“1”时， CPU 不受理外界的中断。 6. 解： （1）a 为数据缓冲寄存器 DR，b 为指令寄存器 IR，c 为主存地址寄存器 AR， d 为程序计数器 PC （2）PC→AR→主存→缓冲寄存器 DR → 指令寄存器 IR → 操作控制器 （3）存储器读：M → DR → ALU → AC 存储器写：AC → DR → M 7. 解：DMA 直接内存访问方式是一种完全由硬件执行 I/O 交换的工作方式。DMA 控制器 从 CPU 完全接管对总线的控制，数据交换不经过 CPU 而直接在内存和 I/O 设备间进行。 8. 解：扇区总数 = 60 × 60 × 75 = 270000 模式 1 存放计算机程序和数据，其存储容量为 270000 ×
/1024 = 527MB期末试卷九一． 选择题（每小题 1 分，共 20 分）1. 至今为止，计算机中的所有信息以二进制方式表示的理由是______。 A .节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便 2. 某寄存器中的值有时是地址，因此只有计算机的______才能识别它。 A. 译码器 B. 判别程序 C. 指令 D. 时序信号 3. 下列数中最大的数是______。 A. ( B. (227)8 C. (96)16 D. (143)10 4. 在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______ 来实现。 A. 译码电路，与非门 B. 编码电路，或非门 C. 溢出判断电路，异或门 D. 移位电路，与或非门 5. 按其数据流的传送过程和控制节拍来看，阵列乘法器可认为是______。 A. 全串行运算的乘法器 B. 全并行运算的乘法器 C. 串―并行运算的乘法器 D. 并―串行运算的乘法器 6. 以下描述中正确的是______。 A. 浮点运算器可用阶码部件和尾数部件来实现。 B. 阶码部件可实现加，减，乘，除四种运算。 C. 阶码部件只进行阶码相加，相减和比较操作。 D. 尾数部件只进行乘法和除法运算。 7. 某计算机字长 16 位，它的存储容量是 64MB,若按双字编址，那么它的寻址范围是 ______。 A. 4M B. 2M C. 64M D. 32M 8. 以下四种类型的半导体存储器中，若以传输同样多的字为比较条件，则读出数据传输 率最高的是______。 A. DRAM B. SRAM C. 闪速存储器 D. EPROM 9. 二地址指令中，操作数的物理位置可安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存单元和一个存储器 D. 两个寄存器 10. 程序控制类指令的功能是______。 A. 进行算术运算和逻辑运算 B. 进行主存于 CPU 之间的数据传送 C. 进行 CPU 和 I/O 设备之间的数据传送 D. 改变程序执行的顺序 11. 广泛应用的 Pentium III 是一种______。 A. 8 位 CPU B. 16 位 CPU C. 32 位 CPU D. 64 位 CPU 12. 同步控制是______。 A. 只适用于 CPU 控制的方式 B. 只适用于外围设备控制的方式 C. 由统一时序信号控制的方式 D. 所有指令执行时间都相同的方式 13. 请在以下叙述中选处两个正确描述的句子是______。 1 ○ 同一个 CPU 周期中，可以并行执行的微操作叫相容微操作。2 ○同一个 CPU 周期中，不可以并行执行的微操作叫相容微操作 3 ○同一个 CPU 周期中，可以并行执行的微操作叫相斥微操作 4 ○同一个 CPU 周期中，不可以并行执行的微操作叫相斥微操作 A. ○ ○ 1 3 B. ○ ○ 2 4 C. ○ ○ 2 3 D. ○ ○ 1 414. 从信息流的传送效率来看，______工作效率最低。 A. 三总线系统 B. 单总线系统 C. 双总线系统 D. 多总线系统 15. 三种集中式总线仲裁方式中，______方式速度最快。 A. 链式查询 B. 计数器定时查询 C. 独立查询 16. 描述 PCI 总线中基本概念不正确的句子是______。 A. HOST 总线不仅连接主存，还可以连接多个 CPU. B. PCI 总线体系中有三种桥，它们都是 PCI 设备。 C. 以桥连接实现的 PCI 总线结构不允许多条总线并行工作。 D. 桥的作用可使有的存取都接 CPU 的需要出现在总线上。 17. 在微型机系统中，外围设备通过______与主板的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器 18. 一张 CD－ROM 光盘的存储容量可达______MB,相当于______多张 1.44MB 的 3.5 英寸 软盘。 A. 400, 600 B. 600, 400 C. 200, 400 D. 400, 200 19. 中断向量地址是______。 A. 子程序入口地址 B. 中断服务例行程序入口地址 C. 中断服务例行程序入口地址的指示器 D. 中断返回地址 20. 周期挪用方式常用于______方式的输入/输出中。 A. DMA B. 中断 C. 程序传送 D. 通道二． 填空题（每空１分，共２０分）１. 存储 A.______并按 B.______顺序执行，这是冯.诺依曼型计算机的工作原理。 ２. 为了运算器的高速性，采用了 A.______进位，B.______乘除法，C.______等并行技 术措施。 ３. 对存储器的要求是 A.______，B.______，C.______，为了解决这三个方面的矛盾。 计算机采用多级存储器体系结构。 ４. 寻址方式按操作数的物理位置不同，多使用 A.______型和 B.______型，前者比后者 执行速度快。 ５. 微程序设计技术是利用 A.______方法设计 B.______的一门技术。６. 总线仲裁部件通过采用 A.______策略或 B.______策略，选择其中一个主 设备作为总线的下一次 C.______，接管总线控制权。７. 中断处理需要有中断 A.______。中断 B.______产生，中断 C.______等硬件支持。 ８. RISC 的中文含义是 A.______，CISC 的中文含义是 B.______。三． 简答题（每小题５分，共２０分）1. DRAM 存储器采用何种方式刷新？有哪几种常用的刷新方式？2. 什么叫指令？什么叫指令系统？ 3. 总线的一次信息传送过程大致分哪几个阶段？ 4. 比较选择型 DMA 控制器与多路型 DMA 控制器？四． 应用题（每小题５分，共４０分）1. 已知[N1]补=(, [N2]补= (,求[N1]补,[N2]补具有的十进制数值。 2. 若浮点数 X 的二进制存储格式为（，求其 32 位浮点数的十进制值。 3. 已知[x]补＝x0.x1x2…xn,求证:[1-x]补=x0.x1x2… xn + 2-n 4. 设有一个具有 20 位地址和 32 位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由 512×8 位 SRAM 芯片组成，需要多少片？ （3）需要多少位地址作芯片选择？ 5. 指令格式结构如下所示，试分析指令格式特点。 15 12 11 9 8 6 5 3 2 0 OP 寻址方式 寄存器 寻址方式 寄存器 源地址 目标地址6. 总线在一个总线周期内并行传送 2 个字节的数据，设一个总线周期等于一个总线时 钟，总线时钟频率为 33MHz，求总线带宽是多少？ 7. 某双面磁盘，每面有 220 道，已知磁盘转速 r=3000 转/分，数据传输率为 17500B/S, 求磁盘总容量。 ８. 画处中断处理过程流程图。期末试卷九答案一． 选择题1. C 8. C 14. B 2. C 3. B 9. B,C,D 15. C 16. C 4. C 10. D 17. A 5. B 11. D 18. B 6. A,C 12. C 19. C 7. D 13. D 20. A二． 题空题1. A.程序 B.地址 2. A.先行 B.阵列 C.流水线 3. A.容量大 B.速度快 C.成本低 4. A.RR B.RS 5. A.软件 B.操作控制器 6. A.优先级 B.公平 C.主方 7. A.优先级仲裁 B.向量 C.控制逻辑 8. A.精简指令系统计算机 B.复杂指令系统计算机三． 简答题1. DRAM 采用读出方式进行刷新。因为读出过程中恢复了存储单元的 MOS 栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 2. 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 3. 分五个阶段：请求总线、总线仲裁、寻址（目的地址） 、信息传送、状态返回（或错 误报告） 。 4. 选择型 DMA 控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用 慢速设备；而多路型 DMA 控制器却适合于同时为多个慢速外设服务。 选择型 DMA 控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路 型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。 选择型以数据块方式传送，多路型中各设备以字节交叉方式通过 DMA 控制器进行数据 传送。四． 应用题1. 解:[N1]补=（5 4利用补码与真值换算公式,得3 2 1 0N1 = 0×2 +1×2 +1×2 +0×2 +1×2 +1×2 = 27 [N2]补=（ 所以 N2 = -1×2 +0×2 +1×2 +1×2 +0×2 +1×2 = -195 4 3 2 1 02. 解：将 16 进制数展开后，可得二进制格式为 0 10 00
↑ S 阶码 8 位 尾数 23 位 指数 e = 阶码-127 = 11111 =
= （3）10 包括隐藏位 1 的尾数 1.M = 1.011 00
= 1.011011 于是有 X =（-1） ×1.M×2 = +（1.011011）×2 = + = （11.375）10S e 33. 证：因为[1-X]补 = [X]补 1 + X0 = X0 所以+[-X]补=1+X0 .X1 X2?Xn + 2-n[1-X]补 = 1 + X0.X1 X2? Xn + 220-n= X0.X1 X2?Xn + 2-n4. 解： （1）应为 32 位字长为 4B，2= 1