powerlogic5.0怎么设置零件管脚间距?两个芯片管脚间距不一样,连线就不能水平连上去。

altium designer 10画PCB时,贴片封装器件的焊盘间距小于10Mil,求助,问题如下图……_百度知道
altium designer 10画PCB时,贴片封装器件的焊盘间距小于10Mil,求助,问题如下图……
又再问:USB或串口的固定脚(外壳)怎么连接?如下图……谢谢……
我有更好的答案
这是规则的问题,你可以在规则设置里面将焊盘间距改为&10mil就不会提醒了。
请问在哪个规则选项里设置……
如图把间距改小一点。如果还是不行,应该就是封装本身的问题,你可以不用管它,不会影响PCB的。
亲,比这个方法我试过了,你这是设置线间距的……不过还是谢谢。我刚解决了。方法是在Design----Rules---Manufacturing---Minimum Solder Mask Sliver里进行设置的……也希望对你以后的学习有用……
采纳率:56%
在原理图中画出两个引脚,在PCB中对应上两个固定脚,可以单独接EARTH,或者接GND。
第一个问题:焊盘上最好不要打过孔,否则贴器件后,打过孔的焊盘不容易焊接好把过孔移到焊盘的外面,然后再画线连到焊盘第二个问题:USB的外壳一般都是接地线的
已解决……无回答……
本回答被网友采纳
愚蠢的射鸡师们,这个规则有他订立的道理,0201元件宽度0.3,贴片机吸嘴外径0.8-1.0mm,那么间距小于0.3的元件,贴装时吸嘴100%都会碰到旁边已经贴好的元件,如果是先贴高度是0.3的电容,再贴旁边高度是0.2的电阻,那么情况就更严重!如果0603以上的封装旁边放一个0201元件且间距小于0.3,0603的元件100%会被击飞,你们可以参考下苹果三星的手机主板设计,验证一下我的话
2条折叠回答
为您推荐:
其他类似问题
换一换
回答问题,赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。altium designer怎么设置元件引脚间的最小距离,我的元件封装画完了,再转成PCB后出现了错误,求解答_百度知道
altium designer怎么设置元件引脚间的最小距离,我的元件封装画完了,再转成PCB后出现了错误,求解答
我有更好的答案
先确定你的PAD间距没问题,如果超过实际焊盘间距,那么把检查值改小一点,然后查看DRC关于焊盘间距的检查项是否过大,这样就不会报错了,如果你懒得改,这样也行,就是难看一点
采纳率:37%
楼主在画元件封装的时候,元件脚之前的距离太近,楼主在元件封装里面将元件脚之间的间距改大,然后点菜单栏“工具--更新PCB器件用当前封装”即可。
你原本的元件封装画得就有问题,管脚间距实在太近。
1条折叠回答
为您推荐:
其他类似问题
元件封装的相关知识
换一换
回答问题,赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。请问集成电路芯片各个相邻的引脚距离有没有标准规定?谢谢_百度知道
请问集成电路芯片各个相邻的引脚距离有没有标准规定?谢谢
我有更好的答案
.有。引脚间距为2;2d,d,3/2d.54mm。印刷电路板走线以此为标准d,间距有1&#47
采纳率:50%
引脚中心距为1!每一种集成芯片的封装形式及其引脚的中心距都有明确的 规定,比如像我们常见的球形触点陈列;304 引脚QFP 为40mm见方的芯片其引脚中心距为0.5mm 有的,引脚BGA 为31mm 见方的芯片.5mm
无标准规定。不同芯片不同封装,都有各自不同的管脚间距,具体需要参考对应芯片的datasheet。随着集成电子技术的发展,管脚间距将越来越小。
不同芯片不一样。。
其他1条回答
为您推荐:
其他类似问题
集成电路芯片的相关知识
换一换
回答问题,赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。元器件封装及基本管脚定义说明_百度文库
两大类热门资源免费畅读
续费一年阅读会员,立省24元!
元器件封装及基本管脚定义说明
阅读已结束,下载本文需要
想免费下载更多文档?
定制HR最喜欢的简历
下载文档到电脑,方便使用
还剩11页未读,继续阅读
定制HR最喜欢的简历
你可能喜欢PCB板引脚安全间距怎样设置?_百度知道
PCB板引脚安全间距怎样设置?
画PCB板的时候,EP2C5所用引脚都出现如下错误Error : Pad FPGA-1 Appears to be unroutable. Violation against Rule - Clearance Clearance Constraint (Gap=10mil) (All),(All) Detected.可能是引脚间距问题吧,但是不知道具体怎样改
我有更好的答案
封装图中的引脚间距与你所设置的安全距离冲突,所以就会报错。修改方法: (DXP版本)点击design--rules--clearance修改其中的距离设置就行了。
采纳率:75%
那是因为你设置的规则比EP2C5的脚间距还要小,修改规则就好了.
为您推荐:
其他类似问题
pcb的相关知识
换一换
回答问题,赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。

我要回帖

更多关于 power logic转orcad 的文章

 

随机推荐