阳新金海30MW光伏农业科技大棚电站工程可行性研究报告总报告说明书项目负责人：编写人员：审核：审定：目 录1 综合说明41.1 概述41.2 太阳能资源61.3 工程地质71.4 项目任务与规模71.5 光伏系统总体方案设计及发电量计算91.6 农业21.7 电气设计21.8 消防设计21.9 土建工程21.10 施工组织设计141.11 工程管理设计21.12 环境保护与水土保持设计21.13 劳动安全与工业卫生21.14 节能设计21.15 工程设计概算21.16 财务评价21.17 结论和建议21.18 工程特性表22 太阳能资源222.1 地理及气象条件222.2 太阳能资源分析232.3 太阳能资源综合评价253 工程地质274 工程任务和规模284.1 工程任务284.2 工程规模294.3 工程建设必要性295 系统总体方案设计及发电量计算325.1 太阳能电池组件选择325.2 光伏阵列运行方式选择355.3 逆变器选择365.4 系统设计方案375.5 光伏方阵电气设计375.6 方阵接线方案设计415.7 太阳能发电量测算435.8 茶叶种植规划446 农业476.1 农业综合经营管理模式476.2 核心竞争力的途径和方式486.3光伏农业大棚的经营与盈利模式506.4市场与风险516.5政府与农民之间的协议536.6土地种植546.7农民收入547 电气567.1 电气一次567.2 电气二次637.3 通信748 土建工程设计788.1 设计安全标准788.2 主要建筑材料788.3 建（构）筑物抗震分类和抗震设防原则798.4 主要建筑结构选型798.5 工程安全卫生设计2613.4 安全与工业卫生机构设置、人员配备及管理制度2913.5 事故应急救援预案2013.6 预期效果评价2213.7 主要结论2314 节能分析2414.1 设计原则和依据2414.2 节能降耗效益分析2514.3 发挥减排效益、申请CDM2514.4 主要节能降耗措施2614.5 结论2915 投资概算及经济评价2015.1 工程概况2015.2 阳新县，位于湖北省东南部，隶属黄石市。地处长江中游南岸，幕阜山脉北麓。境内国土面积2780平方千米。辖16个镇，3个开发区，4个管理区，总人口105.94万（2014年）。县政府驻地兴国镇。 阳新历史悠久，区位优越，资源丰富，环境优越。历名下雉、永兴、兴国、富川等，素有“百湖之县”、“鱼米之乡”之美称，是中国著名的苎麻之乡，也是湖北省林业和水产大县。境内有省级生态旅游风景区——仙岛湖、七峰山，有湖北省最大的烈士陵园——湘鄂赣边区鄂东南革命烈士陵园，有中国重点文物保护单位——龙港革命旧址。阳新县位于长江中游南岸，幕阜山脉北麓，湖北省东南部，地处东经114°43'-115°30′；北纬29°30′-30°09′，东西横距76.5千米，南北纵距71.5千米，国土面积2780平方千米。最高处为七峰山南岩岭，海拔862.7米，最低点富水南城潭河床，海拔8.7米。县境东北与蕲春县、武穴市隔江相望，东南紧邻江西省瑞昌市，西南接通山县和江西省武宁县，西北连咸宁市、大冶市。[4-5] 地形：阳新县属鄂东南低山丘陵区，处幕阜山向长江冲积平原过渡地带，西北、西南、东南部多低山，且向东、中部倾斜，构成不完整山间盆地。富水自西向东南横贯县境，自湄潭以下，两岸湖泊星罗棋布，岗地坡度平缓，分布在山丘河流湖泊之间。[5] 气候：阳新县属北亚热带气候区，年均气温16.8℃，极端最高气温41.4℃（1966年8月10日），极端最低气温—14.9℃（1969年2月1日

　　从目前的角度来看MOSFET的命名，事实上会让人得到错误的印象。因为MOSFET里代表 “metal”的第一个字母M在当下大部分同类的元件里是不存在的。早期MOSFET的栅极（gate electrode）使用金属作为其材料，但随著半导体技术的进步，现代的MOSFET栅极早已用多晶硅取代了金属。
　　MOSFET在概念上属于“绝缘栅极场效晶体管”（Insulated-Gate Field Effect Transistor, IGFET），而IGFET的栅极绝缘层有可能是其他物质而非MOSFET使用的氧化层。有些人在提到拥有多晶硅栅极的场效晶体管元件时比较喜欢用 IGFET，但是这些IGFET多半指的是MOSFET。
　　MOSFET里的氧化层位于其通道上方，依照其操作电压的不同，这层氧化物的厚度仅有数十至数 百埃（Å）不等，通常材料是二氧化硅（silicon dioxide, SiO2），不过有些新的进阶制程已经可以使用如氮氧化硅（silicon oxynitride, SiON）做为氧化层之用。
　　今日半导体元件的材料通常以硅（silicon）为首选，但是也有些半导体公司发展出使用其他 半导体材料的制程，当中最著名的例如IBM使用硅与锗（germanium）的混合物所发展的硅锗制程（silicon-germanium process, SiGe process）。而可惜的是很多拥有良好电性的半导体材料，如砷化镓（gallium arsenide, GaAs），因为无法在表面长出品质够好的氧化层，所以无法用来制造MOSFET元件。
　　当一个够大的电位差施于MOSFET的栅极与源极（source）之间时，电场会在氧化层下方 的半导体表面形成感应电荷，而这时所谓的“反型层”（inversion channel）就会形成。通道的极性与其漏极（drain）与源极相同，假设漏极和源极是n-type，那么通道也会是n-type。通道形成 后，MOSFET即可让电流通过，而依据施于栅极的电压值不同，可由MOSFET的通道流过的电流大小亦会受其控制而改变。
　　常用于MOSFET的电路符号有很多种变化，最常见的设计是以一条直线代表通道，两条和通道垂 直的线代表源极与漏极，左方和通道平行而且较短的线代表栅极，如下图所示。有时也会将代表通道的直线以破折线代替，以区分增强型 MOSFET（enhancement mode MOSFET）或是耗尽型MOSFET（depletion mode MOSFET）。
　　由于积体电路芯片上的MOSFET为四端元件，所以除了栅极、源极、漏极外，尚有一基极 （Bulk或是Body）。MOSFET电路符号中，从通道往右延伸的箭号方向则可表示此元件为n-type或是p-type的MOSFET。箭头方向永 远从P端指向N端，所以箭头从通道指向基极端的为p-type的MOSFET，或简称PMOS（代表此元件的通道为p-type）；反之若箭头从基极指向 通道，则代表基极为p-type，而通道为n-type，此元件为n-type的MOSFET，简称NMOS。在一般分布式MOSFET元件 （discrete device）中，通常把基极和源极接在一起，故分布式MOSFET通常为三端元件。而在积体电路中的MOSFET通常因为使用同一个基极（common bulk），所以不标示出基极的极性，而在PMOS的栅极端多加一个圆圈以示区别。
　　[编辑] MOSFET的核心：金属—氧化层—半导体电容
　　金属—氧化层—半导体结构MOSFET在结构上以一个金属—氧化层—半导体的电容为核心（如前 所述，今日的MOSFET多半以多晶硅取代金属作为其栅极材料），氧化层的材料多半是二氧化硅，其下是作为基极的硅，而其上则是作为栅极的多晶硅。这样子 的结构正好等于一个电容器（capacitor），氧化层扮演电容器中介电质（dielectric material）的角色，而电容值由氧化层的厚度与二氧化硅的介电常数（dielectric constant）来决定。栅极多晶硅与基极的硅则成为MOS电容的两个端点。
　　当一个电压施加在MOS电容的两端时，半导体的电荷分布也会跟著改变。考虑一个p-type的 半导体（电洞浓度为NA）形成的MOS电容，当一个正的电压VGB施加在栅极与基极端（如图）时，电洞的浓度会减少，电子的浓度会增加。当VGB够强时， 接近栅极端的电子浓度会超过电洞。这个在p-type半导体中，电子浓度（带负电荷）超过电洞（带正电荷）浓度的区域，便是所谓的反转层 （inversion 　　MOS电容的特性决定了MOSFET的操作特性，但是一个完整的MOSFET结构还需要一个提供多数载子（majority carrier）的源极以及接受这些多数载子的漏极。
　　一个NMOS晶体管的立体截面图左图是一个n-type MOSFET（以下简称NMOS）的截面图。如前所述，MOSFET的核心是位于中央的MOS电容，而左右两侧则是它的源极与漏极。源极与漏极的特性必须 同为n-type（即NMOS）或是同为p-type（即PMOS）。右图NMOS的源极与漏极上标示的“N+”代表著两个意义：(1)N代表掺杂 （doped）在源极与漏极区域的杂质极性为N；(2)“+”代表这个区域为高掺杂浓度区域（heavily doped region），也就是此区的电子浓度远高于其他区域。在源极与漏极之间被一个极性相反的区域隔开，也就是所谓的基极（或称基体）区域。如果是NMOS， 那么其基体区的掺杂就是p-type。反之对PMOS而言，基体应该是n-type，而源极与漏极则为p-type（而且是重掺杂的P+）。基体的掺杂浓 度不需要如源极或漏极那么高，故在右图中没有“+”。
　　对这个NMOS而言，真正用来作为通道、让载子通过的只有MOS电容正下方半导体的表面区域。 当一个正电压施加在栅极上，带负电的电子就会被吸引至表面，形成通道，让n-type半导体的多数载子—电子可以从源极流向漏极。如果这个电压被移除，或 是放上一个负电压，那么通道就无法形成，载子也无法在源极与漏极之间流动。
　　假设操作的对象换成PMOS，那么源极与漏极为p-type、基体则是n-type。在 PMOS的栅极上施加负电压，则半导体上的电洞会被吸引到表面形成通道，半导体的多数载子—电洞则可以从源极流向漏极。假设这个负电压被移除，或是加上正 电压，那么通道无法形成，一样无法让载子在源极和漏极间流动。
　　特别要说明的是，源极在MOSFET里的意思是“提供多数载子的来源”。对NMOS而言，多数载子是电子；对PMOS而言，多数载子是电洞。相对的，漏极就是接受多数载子的端点。
　　NMOS的漏极电流与漏极电压之间在不同VGS ? Vth的关系
　　MOSFET在线性区操作的截面图
　　MOSFET在饱和区操作的截面图依照在MOSFET的栅极、源极，与漏极等三个端点施加的“偏压”（bias）不同，一个常见的加强型（enhancement mode）n-type MOSFET有下列三种操作区间：
　　当栅极和源极间的电压VGS（G代表栅极，S代表源极）小于一个称为临界电压（threshold voltage, Vth）的值时，这个MOSFET是处在“截止”（cut-off）的状态，电流无法流过这个MOSFET，也就是这个MOSFET不导通。
　　但事实上当VGS<Vth、MOSFET无电流通过的叙述和现实有些微小的差异。在真实 的状况下，因为载子的能量依循波兹曼分布（Boltzmann distribution）而有高低的差异。虽然当VGS<Vth的状况下，MOSFET的通道没有形成，但仍然有些具有较高能量的载子可以从半导 体表面流至漏极。而若是VGS略高于0，但小于Vth的情况下，还会有一个称为“弱反转层”（weak inversion layer）的区域在半导体表面出现，让更多载子流过。透过弱反转而从源极流至漏极的载子数量与VGS的大小之间呈指数的关系，这样的电流又称为次临限电 流（subthreshold current）。
　　在一些拥有大量MOSFET的积体电路产品，如DRAM，次临限电流往往会造成额外的能量或功率消耗。
　　[编辑] MOSFET在电子电路上应用的优势
　　近年来由于MOSFET元件的性能逐渐提升，除了传统上应用于诸如微处理器、微控制器等数位讯号处理的场合上，也有越来越多类比讯号处理的积体电路可以用MOSFET来实现，以下分别介绍这些应用。
　　[编辑] 数位电路
　　数位科技的进步，如微处理器运算效能不断提升，带给深入研发新一代MOSFET更多的动力，这 也使得MOSFET本身的操作速度越来越快，几乎成为各种半导体主动元件中最快的一种。MOSFET在数位讯号处理上最主要的成功来自CMOS逻辑电路的 发明，这种结构最大的好处是理论上不会有静态的功率损耗，只有在逻辑门（logic gate）的切换动作时才有电流通过。CMOS逻辑门最基本的成员是CMOS反相器（inverter），而所有CMOS逻辑门的基本操作都如同反相器一 样，同一时间内必定只有一种晶体管（NMOS或是PMOS）处在导通的状态下，另一种必定是截止状态，这使得从电源端到接地端不会有直接导通的路径，大量 节省了电流或功率的消耗，也降低了积体电路的发热量。
　　MOSFET在数位电路上应用的另外一大优势是对直流（DC）讯号而言，MOSFET的栅极端 阻抗为无限大（等效于开路），也就是理论上不会有电流从MOSFET的栅极端流向电路里的接地点，而是完全由电压控制栅极的形式。这让MOSFET和他们 最主要的竞争对手BJT相较之下更为省电，而且也更易于驱动。在CMOS逻辑电路里，除了负责驱动芯片外负载（off-chip load）的驱动器（driver）外，每一级的逻辑门都只要面对同样是MOSFET的栅极，如此一来较不需考虑逻辑门本身的驱动力。相较之下，BJT的 逻辑电路（例如最常见的TTL）就没有这些优势。MOSFET的栅极输入电阻无限大对于电路设计工程师而言亦有其他优点，例如较不需考虑逻辑门输出端的负 载效应（loading effect）。
　　[编辑] 模拟电路
　　有一段时间，MOSFET并非模拟电路设计工程师的首选，因为模拟电路设计重视的性能参数，如 晶体管的转导（transconductance）或是电流的驱动力上，MOSFET不如BJT来得适合模拟电路的需求。但是随著MOSFET技术的不断 演进，今日的CMOS技术也已经可以符合很多模拟电路的规格需求。再加上MOSFET因为结构的关系，没有BJT的一些致命缺点，如热破坏 （thermal runaway）。另外，MOSFET在线性区的压控电阻特性亦可在积体电路里用来取代传统的多晶硅电阻（poly resistor），或是MOS电容本身可以用来取代常用的多晶硅—绝缘体—多晶硅电容（PIP capacitor），甚至在适当的电路控制下可以表现出电感（inductor）的特性，这些好处都是BJT很难提供的。也就是说，MOSFET除了扮 演原本晶体管的角色外，也可以用来作为模拟电路中大量使用的被动元件（passive device）。这样的优点让采用MOSFET实现模拟电路不但可以满足规格上的需求，还可以有效缩小芯片的面积，降低生产成本。
　　随著半导体制造技术的进步，对于整合更多功能至单一芯片的需求也跟著大幅提升，此时用 MOSFET设计模拟电路的另外一个优点也随之浮现。为了减少在印刷电路板（Printed Circuit Board, PCB）上使用的积体电路数量、减少封装成本与缩小系统的体积，很多原本独立的类比芯片与数位芯片被整合至同一个芯片内。MOSFET原本在数位积体电路 上就有很大的竞争优势，在类比积体电路上也大量采用MOSFET之后，把这两种不同功能的电路整合起来的困难度也显著的下降。另外像是某些混合讯号电路 （Mixed-signal circuits），如类比/数位转换器（Analog-to-Digital Converter, ADC），也得以利用MOSFET技术设计出效能更好的产品。
　　近年来还有一种整合MOSFET与BJT各自优点的制程技术：BiCMOS（Bipolar- CMOS）也越来越受欢迎。BJT元件在驱动大电流的能力上仍然比一般的CMOS优异，在可靠度方面也有一些优势，例如不容易被“静电放电”（ESD）破 坏。所以很多同时需要复噪声号处理以及强大电流驱动能力的积体电路产品会使用BiCMOS技术来制作。
　　过去数十年来，MOSFET的尺寸不断地变小。早期的积体电路MOSFET制程里，通道长度约 在几个微米（micrometer）的等级。但是到了今日的积体电路制程，这个参数已经缩小了几十倍甚至超过一百倍。2006年初，Intel开始以65 纳米（nanometer）的技术来制造新一代的微处理器，实际的元件通道长度可能比这个数字还小一些。至90年代末，MOSFET尺寸不断缩小，让积体 电路的效能大大提升，而从历史的角度来看，这些技术上的突破和半导体制程的进步有著密不可分的关系。
　　[编辑] 为何要把MOSFET的尺寸缩小
　　基于以下几个理由，我们希望MOSFET的尺寸能越小越好。第一，越小的MOSFET象征其通 道长度减少，让通道的等效电阻也减少，可以让更多电流通过。虽然通道宽度也可能跟著变小而让通道等效电阻变大，但是如果能降低单位电阻的大小，那么这个问 题就可以解决。其次，MOSFET的尺寸变小意味著栅极面积减少，如此可以降低等效的栅极电容。此外，越小的栅极通常会有更薄的栅极氧化层，这可以让前面 提到的通道单位电阻值降低。不过这样的改变同时会让栅极电容反而变得较大，但是和减少的通道电阻相比，获得的好处仍然多过坏处，而MOSFET在尺寸缩小 后的切换速度也会因为上面两个因素加总而变快。第三个理由是MOSFET的面积越小，制造芯片的成本就可以降低，在同样的封装里可以装下更高密度的芯片。 一片积体电路制程使用的晶圆尺寸是固定的，所以如果芯片面积越小，同样大小的晶圆就可以产出更多的芯片，于是成本就变得更低了。
　　虽然MOSFET尺寸缩小可以带来很多好处，但同时也有很多负面效应伴随而来。
　　[编辑] MOSFET的尺寸缩小后出现的困难
　　把MOSFET的尺寸缩小到一微米以下对于半导体制程而言是个挑战，不过现在的新挑战多半来自尺寸越来越小的MOSFET元件所带来过去不曾出现的物理效应。
　　[编辑] 次临限传导
　　由于MOSFET栅极氧化层的厚度也不断减少，所以栅极电压的上限也随之变少，以免过大的电压 造成栅极氧化层崩溃（breakdown）。为了维持同样的性能，MOSFET的临界电压也必须降低，但是这也造成了MOSFET越来越难以完全关闭。也 就是说，足以造成MOSFET通道区发生弱反转的栅极电压会比从前更低，于是所谓的次临限电流（subthreshold current）造成的问题会比过去更严重，特别是今日的积体电路芯片所含有的晶体管数量剧增，在某些VLSI的芯片，次临限传导造成的功率消耗竟然占了 总功率消耗的一半以上。
　　不过反过来说，也有些电路设计会因为MOSFET的次临限传导得到好处，例如需要较高的转导/电流转换比（transconductance-to-current ratio）的电路里，利用次临限传导的MOSFET来达成目的的设计也颇为常见。
　　[编辑] 芯片内部连接导线的寄生电容效应
　　传统上，CMOS逻辑门的切换速度与其元件的栅极电容有关。但是当栅极电容随著MOSFET尺 寸变小而减少，同样大小的芯片上可容纳更多晶体管时，连接这些晶体管的金属导线间产生的寄生电容效应就开始主宰逻辑门的切换速度。如何减少这些寄生电容， 成了芯片效率能否向上突破的关键之一。
　　[编辑] 芯片发热量增加
　　当芯片上的晶体管数量大幅增加后，有一个无法避免的问题也跟著发生了，那就是芯片的发热量也大 幅增加。一般的积体电路元件在高温下操作可能会导致切换速度受到影响，或是导致可靠度与寿命的问题。在一些发热量非常高的积体电路芯片如微处理器，目前需 要使用外加的散热系统来缓和这个问题。
　　在功率晶体管（Power MOSFET）的领域里，通道电阻常常会因为温度升高而跟著增加，这样也使得在元件中pn-接面（pn-junction）导致的功率损耗增加。假设外置 的散热系统无法让功率晶体管的温度保持在够低的水平，很有可能让这些功率晶体管遭到热破坏（thermal runaway）的命运。
　　[编辑] 栅极氧化层漏电流增加
　　栅极氧化层随著MOSFET尺寸变小而越来越薄，目前主流的半导体制程中，甚至已经做出厚度仅 有1.2纳米的栅极氧化层，大约等于5个原子叠在一起的厚度而已。在这种尺度下，所有的物理现象都在量子力学所规范的世界内，例如电子的穿隧效应 （tunneling effect）。因为穿隧效应，有些电子有机会越过氧化层所形成的位能障壁（potential barrier）而产生漏电流，这也是今日积体电路芯片功耗的来源之一。
　　为了解决这个问题，有一些介电常数比二氧化硅更高的物质被用在栅极氧化层中。例如铪 （Hafnium）和锆（Zirconium）的金属氧化物（二氧化铪、二氧化锆）等高介电常数的物质均能有效降低栅极漏电流。栅极氧化层的介电常数增加 后，栅极的厚度便能增加而维持一样的电容大小。而较厚的栅极氧化层又可以降低电子透过穿隧效应穿过氧化层的机率，进而降低漏电流。不过利用新材料制作的栅 极氧化层也必须考虑其位能障壁的高度，因为这些新材料的传导带（conduction band）和价带（valence band）和半导体的传导带与价带的差距比二氧化硅小（二氧化硅的传导带和硅之间的高度差约为8ev），所以仍然有可能导致栅极漏电流出现。
　　[编辑] 制程变异更难掌控
　　现代的半导体制程工序复杂而繁多，任何一道制程都有可能造成积体电路芯片上的元件产生些微变异。当MOSFET等元件越做越小，这些变异所占的比例就可能大幅提升，进而影响电路设计者所预期的效能，这样的变异让电路设计者的工作变得更为困难。
　　理论上MOSFET的栅极应该尽可能选择电性良好的导体，多晶硅在经过重掺杂之后的导电性可以用在MOSFET的栅极上，但是并非完美的选择。目前MOSFET使用多晶硅作为的理由如下：
　　1. MOSFET的临界电压（threshold voltage）主要由栅极与通道材料的功函数（work function）之间的差异来决定，而因为多晶硅本质上是半导体，所以可以藉由掺杂不同极性的杂质来改变其功函数。更重要的是，因为多晶硅和底下作为通 道的硅之间能隙（bandgap）相同，因此在降低PMOS或是NMOS的临界电压时可以藉由直接调整多晶硅的功函数来达成需求。反过来说，金属材料的功 函数并不像半导体那么易于改变，如此一来要降低MOSFET的临界电压就变得比较困难。而且如果想要同时降低PMOS和NMOS的临界电压，将需要两种不 同的金属分别做其栅极材料，对于制程又是一个很大的变量。
　　2. 硅—二氧化硅接面经过多年的研究，已经证实这两种材料之间的缺陷（defect）是相对而言比较少的。反之，金属—绝缘体接面的缺陷多，容易在两者之间形成很多表面能阶，大为影响元件的特性。
　　3. 多晶硅的融点比大多数的金属高，而在现代的半导体制程中习惯在高温下沉积栅极材料以增进元件效能。金属的融点低，将会影响制程所能使用的温度上限。
　　不过多晶硅虽然在过去二十年是制造MOSFET栅极的标准，但也有若干缺点使得未来仍然有部份MOSFET可能使用金属栅极，这些缺点如下：
　　1. 多晶硅导电性不如金属，限制了讯号传递的速度。虽然可以利用掺杂的方式改善其导电性，但成效仍然有限。目前有些融点比较高的金属材料如：钨 （Tungsten）、钛（Titanium）、钴（Cobalt）或是镍（Nickel）被用来和多晶硅制成合金。这类混合材料通常称为金属硅化物 （silicide）。加上了金属硅化物的多晶硅栅极有著比较好的导电特性，而且又能够耐受高温制程。此外因为金属硅化物的位置是在栅极表面，离通道区较 远，所以也不会对MOSFET的临界电压造成太大影响。
　　在栅极、源极与漏极都镀上金属硅化物的制程称为“自我对准金属硅化物制程”（Self-Aligned Silicide），通常简称salicide制程。
　　2. 当MOSFET的尺寸缩的非常小、栅极氧化层也变得非常薄时，例如现在的制程可以把氧化层缩到一纳米左右的厚度，一种过去没有发现的现象也随之产生，这种 现象称为“多晶硅空乏”。当MOSFET的反转层形成时，有多晶硅空乏现象的MOSFET栅极多晶硅靠近氧化层处，会出现一个空乏层（depletion layer），影响MOSFET导通的特性。要解决这种问题，金属栅极是最好的方案。目前可行的材料包括钽（Tantalum）、钨、氮化钽 （Tantalum Nitride），或是氮化钛（Titalium Nitride）。这些金属栅极通常和高介电常数物质形成的氧化层一起构成MOS电容。另外一种解决方案是将多晶硅完全的合金化，称为 FUSI（FUlly-SIlicide

TCR一直是捷安特的主力公路车之一，其中TCR ADV已经诞生了10多年了，刚开始时是基于铝合金版本的TCR设计，现在它的碳纤维车架已经走出和铝合金有所不同的路。

随着整个TCR系列的更新，2016款的TCR ADV也迎来了一个大的变化，车架重量有较大幅度的下降，但是碳纤维材料、车身刚性都保持在很高水准。TCR ADV PRO采用捷安特ADV级别碳纤维（次顶级）制作，但是在头管、下管、五通部分和TCR ADV SL共享技术，性能上超越TCR ADV系列一筹。

2016款的捷安特TCR ADV PRO 0（捷安特官网只有TCR ADV PRO 1，配置较PRO 0低一些）原车会搭配捷安特最新的碳纤维开口轮组SLR 0。捷安特最新的SLR系列轮组采用动态平衡编轮技术（Dyamic Balance Lacing），轮组静止时驱动和非驱动侧的张力不平衡，而在骑行时就会达到动态的平衡，总体上追求最佳的重量/刚性比，这和2016年TCR的风格非常吻合。捷安特SLR轮组有多种，分为低框（30mm）的SLR 0和SLR 1，还有高框（50mm）的SLR 0 Aero和SLR 1 Aero。

TCRADV PRO车架采用东丽T700碳纤维制作，并使用了OverDrive 2头管和一体式的前叉上管（整根前叉一体成型），中轴方面还是捷安特惯用的PF BB86压入式。其中OverDrive 2锥形头管的上端的尺寸是的1.25英寸，下端是1.5英寸，捷安特为此推出了多款相关尺寸的把立产品，但是角度都保持在正负8度。

新款TCR ADV PRO的几何角度与旧款的TCR保持基本一致，最大的不同可能就是M码车架上，头管较旧款缩短了5mm。

这一次评测的是M码的车型，不含锁踏和水壶架的重量为6.53kg，其中SLR 0轮组的重量为1396g（不含胎垫和快拆），虽然使用了SHIMANO Dura Ace等高端配件，但是这个重量还是想当美好的，符合新款TCR轻量化、高刚性的定位。

在刚开始骑行测试，就能感觉到TCR ADV PRO的轻量和刚性，骑行者能够直接体验出这辆车身价与价钱相当的“实在”。这款TCR真的能够达到捷安特对他的预期，在保持旧款高水准的骑行舒适性和良好的操控感下，还能给人更轻快的感觉，有更强的竞技属性。在起步加速时，整辆车有很快的响应，加速很凌厉，其中SLR 0轮组的增益很明显，特别是在爬坡中。

捷安特将TCR定义为爬坡型的公路车，在实际骑行中，TCR ADV PRO 0在爬坡中的表现的确很高效，特别是在站立摇车时，车架的反馈很积极，并没有拖脚的感觉。

在转向方面，TCR还是保持一贯的稳定表现，虽然在低速下转向会有过于灵活的问题，但是一旦速度提升后，一切都回归正常。评测的编辑认为，如果从转向操控来看，TCR ADV PRO不会是他的第一选择，但他还是愿意用它来比赛的，因为性能就摆在那里。另一方面，虽然TCR ADV PRO被定位在爬坡车型，但是良好的操控和车身刚性会让它在冲刺时也有不错的表现（国内外很多车队依然选择TCR来应对所有的赛段，其中上一年效力于哥伦比亚洲际队的加维里亚就多次骑着TCR战胜卡文迪什）。

在新款TCR ADV PRO里，捷安特还是能赋予与它旧款那样水准之上的骑行舒适性，搭配低框的SLR 0轮组也有利于多种风格的使用环境，特别是进行较长距离骑行，可以适应不同的地形和天气。虽然捷安特早已推出DEFY系列，但是TCR一直给人“百搭”公路车的印象。

总体来说，TCR ADV PRO是一辆高性能、均衡的公路车，在轻量、高刚性的车架支持下，SLR 0轮组、SHIMANO Dura Ace套件等配件都能发挥它们应有的水平，糅合出一部出色的整车。

很明显的，捷安特在TCR的这一次升级中并非小修小补，而是野心十足。虽然2016款TCR ADV PRO的管型更圆润和更细，但是车架刚性和操控性能却更上一个台阶，摆脱了TCR以前个性不鲜明的标签，有着更明显的轻量化、操控灵敏和竞技特性。