【图片】简易数字频率计！数电课设带仿真及其详细参数！【multisim吧】_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0成为超级会员，使用一键签到本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
关注：23,163贴子：
简易数字频率计！数电课设带仿真及其详细参数！收藏
大家相互交流哈！
为工程师提供了先进的分析和设计能力,可优化性能,减少设计错误并缩短原型开发时间全新multisimNI Multisim 12.0,教育版和专业版评估软件下载
实物图，背面，，手工焊接有点粗糙
在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中，都得到了广泛的应用。在CMOS电路系列产品中，数字频率计是用量最大、品种很多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。常用的频率测量方法有测频法、测周法、测周期/频率法、F/V与A/D法。本文阐述了用测频法构成的数字频率计。
　1、设计题目 　　　 简易数字频率计 　
2、设计任务和要求 　　要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为： 　　　（1）用于测量数字信号的频率，测频范围1HZ到9999HZ。
（2）用开关控制频率计的启动和停止。
（3）能连续循环测量显示。如：1秒计数测量；4（或1）秒显示结果；1秒清零。然后依次循环。
继续～我先插一个～～顺便凑够15个字～～撤！
3、程序设计思路：
（1）整体设计方案框图
（2）主控6进制电路
（3）门控电路
（4）时基电路
三、单元电路设计与Multisim仿真分析1、1Hz时基电路 10K的滑变校正1Hz；D1二极管改变充电回路，改变占空比
1Hz脉冲示波器仿真结果
2、6进制计数器门控电路 74LS160接成6进制计数器，实现1秒计数，4秒显示。
逻辑分析仪分析6进制计数器逻辑仿真结果
3、NE555施密特整形电路
4、计数、锁存、驱动、显示电路 采用74LS48驱动数码管，74LS194作为锁存器，74LS160作为计数器
5、整体仿真电路
四、原理电路
1、电路图及其工作原理说明：
四位数字式频率计主要是由一个CD4017（包含一个约翰逊计数器和一个译码器）组成逻辑电路，一个555组成时基电路，四个CD40110及数码管组成。
四个CD40110串联成一个四位数的十进制计数器，与非门U1A、U1B构成计数脉冲输入电路。当被测信号从U1A输入，经过U1A、U1B两级反相和整形后加至计数器U13的CP+ ，通过计数器的运算转换，将输入脉冲数转换为相应的数码显示笔段，通过数码管显示出来，范围是1—9。当输入第十个脉冲，就通过CO输入下一个CD40110的CP+ ，所以此四位计数器范围为1—9999。
其中U1A与非门是一个能够控制信号是否输入的计数电路闸门，当一个输入端输入的时基信号为高电平的时候，闸门打开，信号能够通过；否则不能通过。 时基电路555与R2、R3，R4、C3组成低频多谐振荡器，产生1HZ的秒时基脉冲，作为闸门控制信号。计数公式：f=1.443/[(R3+R4+2*R2)*C3]来确定。 与非门U2A与CD4017组成门控电路，在测量时，当时基电路输出第一个时基脉冲并通过U2A反相后加至CD4017的CP，CD4017的2脚输出高电平从而使得闸门打开。1s后，时基电路送来第二个脉冲信号，CD4017的2脚变为低电平，闸门关闭，测量结束。数码管显示即为所测频率。当555第三个脉冲送过来的时候，电路保持间歇1S，第四个脉冲后高电平加至R，使计数器复位，为下一次计算准备。如果改接CD4017的Q4或Q5端，可以获得更长的显示时间。
2元器件清单 芯片
陶瓷熔扁平
陶瓷熔扁平
陶瓷熔扁平
陶瓷熔扁平
双列直插型号
八段共阴数码管
10KΩ(滑动)
5V直流电源
六、参考文献 [1]童诗白．模拟电子电路．中央广播电视大学出版社．1993年 [2]阎石．数字电子电路．中央广播电视大学出版社．1993年 [3]任中民．数字电子技术．清华大学出版社．2005年
[4]孙肖子．模拟电子技术基础 . 第1版 . 西安：西安电子科技大学出版社，2001.1 [5]谢自美 . 电子线路设计•实验•测试 . 第2版 . 武昌：华中科技大学出版社，2000.7 [6]张豫滇 . 电子电路课程设计 . 第1版 . 南京：河海大学出版社，2005.8[7]李士雄、丁康源．数字集成电子技术教程．高等教育出版社．2002年 [8]张洪润．电子线路与电子技术．清华大学出版社．2005年
有时间再在楼中楼解释各部分功能和具体过程！
想知道拿手机5伏充电器做电源大概可以驱动几个ic？就拿74hc160来说
有点晕了o_O。。。
不错不错。。。
楼主，问个事，测量范围和精度跟设计的哪个部分有关，就是哪个部分重新设计，我的范围是，10k -1M,
回复 枫花笑雪 :不是啊，楼主，我是说这些数据是用公式算出来的吗？元件的大小貌似挺重要的，我不知道怎么求啊，，嘿嘿，换层楼，那层满了
楼主啊，是我没说明白吗？我知道你已经在电路图上标上了大小，可是能告诉我怎么来的吗？为什么要用这么大的
555简单的应用电路
楼主，为什么我的门控电路仿真结果跟你的不一样呢？
我按着电路整了一晚上，提示发生了仿真错误，怎么回事啊，查了好几遍，跟楼主的图一样啊，，郁闷
登录百度帐号豆丁微信公众号
君，已阅读到文档的结尾了呢~~
数电期末复习题
(5)
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
数电期末复习题
(5)
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='http://www.docin.com/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口《数电加法计数器仿真课程设计》 www.wenku1.com
数电加法计数器仿真课程设计日期：
目录1. 课程设计的目的和作用 .......................................................................................... 11.1课程设计的目的和作用 ................................................................................... 12. 设计任务 .................................................................................................................... 1 2.1三位二进制加法器(无效态 000, 010) ...................................................... 1 2.2串行序列信号检测器(检测序列 0010) ...................................................... 12.3基于 74161芯片仿真设计 140进制计数器并显示计数过程 ....................... 23. 基本原理 .................................................................................................................... 2 3.1三位二进制加法器(无效态 000, 010)和基于 74161芯片仿真设计 140进制计数器并显示过程 ......................................................................................... 23.2串行序列信号检测器 ....................................................................................... 24. 实验步骤: ................................................................................................................ 3 4.1同步计数器:................................................................................................... 3 4.2串行序列信号检测器 ....................................................................................... 64.3基于 74161芯片仿真设计 140进制计数器并显示计数过程 ....................... 85仿真效果图 .............................................................................................................. 10 5.1.1三位二进制加法器(无效态 000, 010)仿真效果图 ............................. 10 5.1.2仿真结果分析 .............................................................................................. 13 5.2.1串行序列检测器(检测序列 0010)仿真效果图 ..................................... 13 5.2.2仿真结果分析 .............................................................................................. 14 5.3.1基于 74161芯片仿真设计 140进制计数器仿真效果图 .......................... 145.3.2仿真结果分析 .............................................................................................. 156设计总结和体会 ...................................................................................................... 16 7参考文献 .................................................................................................................. 161. 课程设计的目的和作用1.1课程设计的目的和作用1. 学会使用数字电子实验平台2. 熟悉各个芯片和电路的接法3. 熟练掌握设计触发器的算4. 懂得基本数字电子电路的功能,会分析,会设计2. 设计任务2.1三位二进制加法器(无效态 000, 010)1. 使用设计一个循环型 3位 2进制同步加法计数器, 其中无效状态为 (000, 010) , 组合电路选用与门和与非门等。2. 根据同步计数器原理设计加法器的电路图。3. 根据电路原理图使用 Multisim 进行仿真。4. 将电路图进行实际接线操作。5. 检查无误后,测试其功能。2.2串行序列信号检测器(检测序列 0010)1. 使用设计一个序列信号检测器,其中序列为(0010) ,组合电路选用与门和 与非门等。2. 根据序列发生检测器原理设计检测器的原理图。3. 根据电路原理图使用 Multisim 进行仿真4. 将电路检查无误后,测试其功能。5. 图进行实际接线操作。2.3基于 74161芯片仿真设计 140进制计数器并显示计数过 程1. 根据集成计数器原理设计 140进制计数器2. 根据原理图用 74161连好电路图3. 根据电路原理图使用 Multisim 进行仿真4. 查看仿真结果,是否正确。3. 基本原理3.1三位二进制加法器(无效态 000, 010)和基于 74161芯 片仿真设计 140进制计数器并显示过程(1)计数器是用来统计输入脉冲个数电路,是组成数字电路和计算机电路的基 本时序逻辑部件。计数器按长度可分为:二进制,十进制和任意进制计数器。计 数器不仅有加法计数器, 也有减法计数器。 如果一个计数器既能完成累加技术功 能,也能完成递减功能,则称其为可逆计数器。在同步计数器中,个触发器共用 同一个时钟信号。时钟信号是计数脉冲信号的输入端、(2)时序电路的分析过程:根据给定的时序电路,写出各触发器的驱动方程, 输出方程, 根据驱动方程带入触发器特征方程, 得到每个触发器的词态方程; 再 根据给定初太,一次迭代得到特征转换表,分析特征转换表画出状态图。(3)设计过程:设计流程如图 1.3.1所示。(4)集成 140进制计数器的做法原理和同步加法计数器原理一样,使用清零端 或者置数端实现 N 进制计数功能。3.2串行序列信号检测器序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号, 当序列 检测器连续收到一组串行二进制码后, 如果这组码与检测器中预先设置的码相同,则输出 1,否则输出 0。由于这种检测的关键在于正确码的收到必须是连续的, 这就要求检测器必须记住前一次的正确码及正确序列, 直到在连续的检测中所收 到的每一位码都与预置数的对应码相同。 在检测过程中, 任何一位不相等都将回 到初始状态重新开始检测。4. 实验步骤 :4.1同步计数器:(1)根据要求有状态图如下:/0 /0 /0 /0 /0 /1排列:Q 2n Q 1n Q 0n(2)选择触发器,求时钟方程、输出方程、状态方程:A:选择触发器:由于触发器功能齐全、使用灵活,在这里选用 3个 CP 下降 沿触发的边沿 JK 触发器(74LLS112芯片两个) 。B:求时钟方程:采用同步方案,故 CP 0=CP1=CP2=CP CP 是整个要设计的时序电路的输入时钟脉冲C:求输出方程:a .确定约束项:由所给题目有无效状态为 000、 010,其对应的最小项n n n Q Q Q 012和 n n n Q Q Q 012是约束项。Q 2n Q 1n Q 0n 由图所示状态图所规定的输出与现态之间的逻辑关系,可以直接画出 Y 的卡诺图,如图所示 Y=n0n1n2Q Q Q b:求状态方程:如下图,再分解开便可得到所示各触发器的卡诺图各次态卡诺图如下:Q 2n+1的卡诺图Q 1n+1的卡诺图Q 0n+1的卡诺图 由图可得状态方程为:Q 2n+1 =n n Q Q 20+n n Q Q 21+n n n Q Q Q 210 =nn n n n n Q Q Q Q Q Q 210210+ Q 1n+1 =n n n n Q Q Q Q 1010+ 10+n Q =) (2102nn n n Q Q Q Q ⊕+(3)求驱动方程:JK 触发器的特性方程为: n n 1n Q k Q J Q+=+变换状态方程,并比较特性方程求驱动方程: n n Q Q K J 1022== nQ K J 011== n Q J 20= , nn Q Q K 210⊕= (4)画逻辑电路图:根据所选用的触发器和时钟方程、输出方程、驱动方程,便可画出如图所示 的逻辑电路图: 三位二进制加法计数器(无效态 000, 010)
(5)检查电路能否自启动:将无效状态 000, 010代入驱动方程中计算: (有效状态)有效状态)可见,所设计的时序电路能够自启动。实验仪器:a.数字原理实验系统一台;b .集成电路芯片:74LS112二片 74LS08一片 74LS86一片。(6)实验结论经过实验可知,满足时序图的变化,且可以进行自启动。现态 Q n为 0,次态 Q n+1 与 j 有关与 k 无关,即当 Q n+1 由 0变 0时, j=0; Q n+1 由 0变 1时, j=1。现态 Q n 为 1,次态 Q n+1 与 k 有关与 j 无关,即当 Q n+1 由 1变 0时, k=1; Q n+1 由 1变 1时, k=0。4.2串行序列信号检测器(1)状态图0/11/0(2) JK 触发器的特征方程 :1n Q =Jn Q +K n Q(3)选择的触发器名称 :选用三个 CP 下降沿触发的边沿 JK 触发器(4)状态方程三位二进制同次态卡诺图:输出 Y 的卡诺图: Q 1n+1的卡诺图: Q 0n+1的卡诺图 : 由卡诺图得出输出方程为:Y=nn Q Q x 21状态方程为:1n 1+Q =n n n n Q Q X Q XQ 0110+1n 0+Q =X n Q 1n Q 0+Xn Q 1n Q 0(5)驱动方程 0J =x n Q 11J =x nQ 00K =n Q X 11K =nXQ 0(6)时钟方程: CP=10CP CP(7)画逻辑电路图:根据所选用的触发器和时钟方程、输出方程、驱动方程,便 可画出如图所示的逻辑电路图。 4.3基于 74161芯片仿真设计 140进制计数器并显示计数过 程(1)使用同步清零时,写出 N S 的二进制代码 SN-1 =139S =( (2)归零逻辑表达式:nn n n Q Q Q Q LD 7310(3)画逻辑电路图 5仿真效果图5.1.1三位二进制加法器(无效态 000, 010)仿真效果图通过仿真结果分析,通过仿真软件 multisim 仿真结果,如上述仿真图可知, 000和 010是约束项, 通过将输出 Y 接到显示器的引脚来显示六进制的数值, 在 CP 脉冲下将会依次显示 1 3 4 5 6 7 共六个数,然后继续返回到这个循环中。或 者通过小灯泡的亮灭来显示二进制数值, 会依次显示 001 011 100 101 110 111然 后又会回到这个循环中。从而实现含有约束项 000和 010的六进制计数器。5.2.1串行序列检测器(检测序列 0010)仿真效果图通过仿真结果分析, 通过仿真软件 multisim 仿真结果, 如上述仿真图可知发 生器是发生 011000序列, 将输出 C 接到显示器, 就会看到依次串行输出序列 0010, 由于这样输出序列中重复的二进制数, 就不能直观的看出具体输出, 所以将输出 C 和脉冲共同连到示波器上,就会看到在脉冲的下降沿下,串行输出的序列。如 图 5.3.2在脉冲的下降沿,下面的脉冲由 0变为 1然后保持接着再变为 0然后保 持三个脉冲下降沿,最后再回到 0. 就这样循环下去,就完成了串行序列 0010发 生器。5.3.1基于 74161芯片仿真设计 140进制计数器仿真效果图5.3.2仿真结果分析此电路是实现 140进制的集成电路,通过使用 74161的同步置数,来实现 140进制的计数器,将归零逻辑通过与非门连接到置零端,分别将级联的芯片的 输出端连接到显示器, 通过上述仿真图可看到, 在 CP 脉冲下显示器从 00到 139, 其中第一个显示器从 0-到 F 共十六个数,然后从 F 又会归零。此时并将进位信 号传到第二片芯片的使能端, 使之开始工作, 从零到八。 这时显示器一从零变为 F 的过程,显示器二就加一直到八,这样共 140个数,然后显示器一再变为零。 就这样在 CP 脉冲下,两块显示器就会实现 140进制计数器的功能。6设计总结和体会通过本次设计,我系统的学习了 multisim 软件。系统的掌握了我们所学的 知识, 以前似懂非懂的和不懂的都在试验的过程中进一步的巩固和提高, 实践果 然是是检验真理的唯一标准。从开始熟悉这些知识到对整体设计的了解, 再从概要设计、 详细设计到开始 使用软件,以及最后的调试,整个过程感觉很充实。虽然遇到了不少困难,但当 我通过自己查资料, 向指导老师请教以及与同学互讨论, 而设计出解决方案并成 功实现时,顿时觉得所有的辛苦都值得了。这次课设让我获益匪浅, 学习不仅仅要动脑子, 更要动手。 理论和实践相结 合才能取得更大的成功。 我会以更热忱的态度去学习并研究这门重要的实践性课 程。7参考文献【 1】 《数字电子技术基础简明教程》作者:余孟尝高等教育出版社【 2】 《电子技术课程设计》作者:杨志忠机械工业出版社【 3】 《 Multisim10&Ultiboard原理图仿真与 PCB 设计》作者:吴翔,苏建峰电子 工业出版社成 绩 评 定 表课程设计任务 本文由(www.wenku1.com)首发，转载请保留网址和出处！
免费下载文档：& & 计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数。计数是数字系统中很重要的基本操作，集成计数器是最广泛应甩的逻辑部件之一。计数器种类较多，按构成计数器中的多是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。下面以中规模计数器74LS192为例说明计数器在数字系统定时和产生时序脉冲方面的应用。
& & 1 定时
& & 在下述例子中，要完成30 s递减计时，并具有显示功能，当计时器递减计数到零时，数码显示器显示为&00&，同时发出光电报警信号，系统设置外部操作开关，控制计时器的启动／复位和暂停／连续功能。如图1所示，计数电路选用两片中规模74LS192进行设计，74LS192是十进制计数器，具有&异步清零&和&异步置数&功能，且有进位和借位输出端。
& & 两片74LS192构成预置数的三十进制递减计数器，计数器10位接成三进制；计数器个位接成十进制，置数端D3～D0通过开关接高低电平，若接高电平可进行其他置数；此计数器预置数为(=(30)10，只有当低位端发出借位脉冲，高位计数器才做减计数。1片74LS192构成1 s减计数电路(即个位)。它的计数原理是：使高、低位加计数脉冲信号引脚CPU=1，计数脉冲由555组成的多谐产生，计数脉冲加入个位74LS192引脚CPD脚；当减计数到零时，74LS192的端发出借位脉冲，使十位计数器减计数；当高、低位计数器处于全零时，高位计数器74LS192的借位输出靖有效，即可实现报警。
& & 该电路还可进行清零、置数，并通过接一对555脉冲发生器输出靖的脉冲信号进行控制，即可实现对整个电路进行暂停计时，为减小开关按键产生的机械抖动对计时电路的影响，应接一RS锁存器；当计时器74LS192的借位输出端有效时，即可实现报警。最终计数器的输出通过CD4511七段译码器，并直接驱动半导体数码显示器显示。
& & 可以看出，此电路用件少，分块清晰，采用按键操作，非常实用，可用作球类比赛的计时器。
& & 2 顺序脉冲发生器
& & 图2(a)所示为同步十进制可逆计数器74了LS192和输出低电平有效的3-8线译码器CT74LS138构成的顺序脉冲发生器。由于74LS192输出Q2，Q1，Q0的状态000～111循环变化，因此，它可作为译码器CT74LS138的三位二进制代码输入，分别与A2，A1，A0对应相连。这时电路在输入计数脉冲CP作用下，译码器的依次输出低电平顺序脉冲，如图2(b)所示。
& & 为了防止产生竞争冒险现象，这里将计数脉冲经后作为选通脉冲接到CT74LS138的使能端STA上来控制译码器的工作。当输入计数脉冲CP的上升沿到来时，计数器进行计数，与此同时，非门输出使STA为低电平0，译码器被封锁而停止工作，输出高电平。 & & 当CP下降沿到来后，为高电平1，这时STA=1，译码器工作，相应输出端输出低电平。由上分析可看出，选通脉冲使译码器工作时间和计数器中触发器的翻转时间错开了，从而有效地消除了竞争冒险现象。
& & &3 结语
& & 通过以上应用实例表明，计数器在数字电路中不仅在定时方面起着重要作用，在其他方面也有很高的应用价值。在电子技术的学习中，只要深入了解器件的工作原理和各种器件之间的相互关系，就一定能发现更多奥秘，给大家学习和工作带来更多的方便和帮助。
&&&&&往下看有更多相关资料
试试再找找您想看的资料
资料搜索：
查看相关资料 & & &
　　　同意评论声明
　　　发表
尊重网上道德，遵守中华人民共和国的各项有关法律法规
承担一切因您的行为而直接或间接导致的民事或刑事法律责任
本站管理人员有权保留或删除其管辖留言中的任意内容
本站有权在网站内转载或引用您的评论
参与本评论即表明您已经阅读并接受上述条款
copyright & &广电电器(中国梧州) -all right reserved& 若您有什么意见或建议请mail: & &
地址： 电话：(86)774-2826670& & &&）【图文】数字电路计数器_百度文库
您的浏览器Javascript被禁用，需开启后体验完整功能，
赠送免券下载特权
10W篇文档免费专享
部分付费文档8折起
每天抽奖多种福利
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
数字电路计数器
&&数电课老师上课的ppt。
阅读已结束，下载本文到电脑
想免费下载本文？
登录百度文库，专享文档复制特权，积分每天免费拿！
你可能喜欢