揭秘：16nm/10nm/7nm处理器差距有多大？|处理器|三星|台积电_新浪科技_新浪网
揭秘：16nm/10nm/7nm处理器差距有多大？
今年6月份，晶圆代工龙头企业TSMC（台积电）召开了股东常会，揭露了先进制程技术的最新进展。其中，7nm已经在今年四月开始试产，预期良品率改善将相当迅速。5nm工艺则预计于2019年上半年试产，如今也已择地准备建厂了。半导体行业离我们似乎很遥远，FinFET是什么东西，EUV又是什么新技术，每次看到这种相关的新闻都让我们如同云里雾里，不知所谓。其实它离我们很近，无论是FinFET还是EUV都是为了完善制程工艺所做的努力。而一款处理器的性能表现、散热效率、功耗等等都和制程息息相关。今天，笔者就从制程谈起，聊聊手机处理器的这些事。●16nm、10nm，这些数字到底是啥？
说起这个话题，我们要先搞清楚什么是制程。那些20nm、16nm什么的到底代表了什么。其实这些数值所代表的都是一个东西，那就是处理器的蚀刻尺寸，简单的讲，就是我们能够把一个单位的电晶体刻在多大尺寸的一块芯片上。手机处理器不同于一般的电脑处理器，一部手机中能够给它留下的尺寸是相当有限的。蚀刻尺寸越小，相同大小的处理器中拥有的计算单元也就越多，性能也就越强。这也是为何厂商会频繁强调处理器制程的原因。同时，因为随着频率的提升，处理器所产生的热量也随之提高，而更先进的蚀刻技术另一个重要优点就是可以减小晶体管间电阻，让CPU所需的电压降低，从而使驱动它们所需要的功率也大幅度减小。所以每一代的新产品不仅是性能大幅度提高，同时还有功耗和发热量的降低。综合以上，可以发现处理器的制程对于手机十分重要，更高的性能带来更流畅的游戏体验，而一个保持正常温度的机身更是能保证大家拥有一个良好的使用体验。一次制程的升级，带来了散热效果与计算性能的双重提升。无论什么电子产品，CPU都称得上是核心部件●手机制程的发展和性能永远在一起
所以手机性能不断提升的今天，半导体行业功不可没。从32nm的Exynos 4412到如今10nm的Exynos 8895才过去了不到5年，可是手机的性能提升却是数以倍计的。屏幕分辨率的提升，镜头像素的提升，这些其实都与手机性能息息相关。只有更高的运算速度支持，我们才能支持更大分辨率的图像输出，更强的相机算法。目前的手机处理器大部分交由两家厂商代工。除了上文中提到的台积电之外，还有就是三星。它们两者也一直在你追我赶，毫不放松。三星刚推出32nm工艺，台积电就紧追不舍放出28nm新制程。这边刚拿出16nm方案，那边就宣布14nm即将投入商用。没有竞争就没有发展，正是因为两家之间互有胜负的不断角逐，才能让手机行业不至于类似电脑处理器那般陷入“挤牙膏”一般的提升节奏。这不，我们的10nm芯片还没用上多久，三星的8nm，台积电的7nm已经争着发布了。采用了最新10nm技术的骁龙835●在制程之下，其实还有更多的博弈说了这么多，处理器的制程真的这么重要吗？以苹果为例，当初一直选择三星作为自家处理器代工厂的苹果为何在iPhone 7/Plus选择了台积电的16nm工艺而放弃了三星的14nm技术，自然是因为在16/14nm这一制程上台积电的工艺更加成熟完善。当初两个版本的A9处理器，苹果分别选择了三星和台积电各自代工生产了一版，而台积电略强于三星的表现，想来也是苹果在iPhone 7上彻底倒戈台积电的原因之一吧。不过除了制程之外，其实厂商需要考虑的还有更多。Helio X30是联发科在年初的MWC上发布的新一代旗舰级处理器，而且抢在了三星高通之前率先使用了10nm工艺。可惜，前期新的生产工艺下良品率并不理想，而如今台积电又要为了完成苹果的A11订单火力全开。同样由它代工的X30就难免产能不足，这个被联发科寄予厚望的芯片我们至今仍未得一见。传闻华为的麒麟系列处理器也即将发布新品●5nm，3nm，或者干脆量子计算？其实半导体蚀刻尺寸发展到现在已经很吃力，每个原子的大小约为0.1nm，在10nm的情况下，一条线只有不到100颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作过程中有原子掉出或是有杂质，就会因为量子效应产生不知名的现象，影响产品的良率。FinFET技术概念图其实制程的瓶颈我们早已遇到，当初凭借将电晶体的平面结构转化为立体结构，也就是FinFET（鳍式场效电晶体）的使用，我们突破桎梏，迎来了10nm制程的时代。而从10nm往后，处理器的发展就寄托于新的蚀刻工艺—极紫外光刻（EUV），用更小更锋利的“手术刀”来切割出更小的电晶体结构。目前看来，苹果的下一代产品A11使用的将依然是10nm的工艺，那么究竟谁会抢先带来更新更好的制程工艺，是台积电的7nm还是三星的8nm，首发处理器又将花落谁家？我们拭目以待。
为什么腾讯当年会和360展开大战，而现在面对苹果的打压，却一味吞...
诺贝尔奖都拿了好几个，奥斯卡评委也有了华人和中国媒体的身影，...
印度专利法规定，单纯的计算机程序或是软件在印度是不可能获得专...单片机、电路板
连接器、接插件
其他元器件
10nm都还没出 台积电为何想要在2018年量产7nm工艺
10nm都还没出 台积电为何想要在2018年量产7nm工艺
　　在14/16nm工艺上落后于三星着实让台积电吃了闷亏，虽然三星的14nm工艺并没有台积电的16nm FF+工艺强悍，但半年的时间领先已经足够让三星去游说很多客户了。好在苹果的A9芯片没有给台积电丢脸，从各种续航测试来看的确将三星甩在身后。过去半 年一直被压着打的台积电总算是翻身吐气了，为了不重蹈覆辙，台积电似乎要加速推送7nm工艺量产。　　10nm还没出来就要推动7nm了？实际上台积电准备在2
　　在14/16nm工艺上落后于三星着实让台积电吃了闷亏，虽然三星的14nm工艺并没有台积电的16nm FF+工艺强悍，但半年的时间领先已经足够让三星去游说很多客户了。好在苹果的A9芯片没有给台积电丢脸，从各种续航测试来看的确将三星甩在身后。过去半 年一直被压着打的台积电总算是翻身吐气了，为了不重蹈覆辙，台积电似乎要加速推送7nm工艺量产。　　10nm还没出来就要推动7nm了？实际上台积电准备在2017年量产10nm工艺，然后在2018年下半年量产7nm。目前的进度来看，台积电已经完成了10nm工艺的研发，并且准备在2016年的春季进行试产，这样来看在2017年还是很有可能将10nm推向市场的。　　以工艺节点的进度来看，实际上10nm工艺很像是20nm，因为提升较小都被认为是过渡性质的工艺，如此一来台积电想尽早赶上7nm的进度也就顺理成章了。
型号/产品名
果博东方手机版
果博东方手机版
果博东方手机版
果博东方手机版
果博东方手机版AI芯片之于人工智能的意义，则可以理解为发动机之于汽车……
又是一年六一儿童节，虽然，早就超了过这个节日的年纪，……
漫威电影拍了这么多集不但丝毫不油腻，还越来越受欢迎，……
高度集成是目前MCU发展趋势，为了节省整体PCB空间，降低……
施耐德电气展示了针对电力设备、机器设备、汽车、石油化……
演讲人：曾伟权时间： 10:00:00
演讲人：黄科涛时间： 10:00:00
演讲人：Tracy Ma时间： 10:00:00
预算：￥300000预算：￥50000
江苏省湖北省
7nm/10nm竞争白热化，芯片制程工艺你真的了解吗？
[导读]骁龙 835 用上了更先进的 10nm 制程， 在集成了超过 30 亿个晶体管的情况下，体积比骁龙 820 还要小了 35%，整体功耗降低了 40%，性能却大涨 27%。
虽然7nm，8nm的抢滩大战是打得如火如荼，然而制程中，10nm的芯片性能是最为芯片生产商青睐。今年备受瞩目的骁龙 835 便用上了更先进的 10nm 制程， 在集成了超过 30 亿个晶体管的情况下，体积比骁龙 820 还要小了 35%，整体功耗降低了
40%，性能却大涨 27%。下文将就芯片的工艺制程做一些介绍，希望助各位看官，看得更热闹。本文引用地址:
先从大厂说起。目前芯片厂商有三类：IDM、Fabless、Foundry。
IDM(集成器件制造商)指
Intel、IBM、三星这种拥有自己的晶圆厂，集芯片设计、制造、封装、测试、投向消费者市场五个环节的厂商，一般还拥有下游整机生产。
Fabless(无厂半导体公司)则是指有能力设计芯片架构，但本身无厂，需要找代工厂代为生产的厂商，知名的有
ARM、NVIDIA、高通、苹果和华为。
Foundry(代工厂)则指台积电和
GlobalFoundries，拥有工艺技术代工生产别家设计的芯片的厂商。我们常见到三星有自己研发的猎户座芯片，同时也会代工苹果 A
系列和高通骁龙的芯片系列，而台积电无自家芯片，主要接单替苹果和华为代工生产。
在描述手机芯片性能的时候，消费者常听到的就是 22nm、14nm、10nm 这些数值，这是什么?
这是芯片市场上，一款芯片制程工艺的具体数值是手机性能关键的指标。制程工艺的每一次提升，带来的都是性能的增强和功耗的降低，而每一款旗舰手机的发布，常常与芯片性能的突破离不开关系。
骁龙 835 用上了更先进的 10nm 制程， 在集成了超过 30 亿个晶体管的情况下，体积比骁龙 820 还要小了 35%，整体功耗降低了
40%，性能却大涨 27%。
深入来说，这几十纳米怎么计算出来的?我们从芯片的组成单位晶体管说起。
得益于摩尔定律的预测，走到今天，比拇指还小的芯片里集成了上亿个晶体管。苹果 A10 Fusion 芯片上，用的是台积电 16nm 的制造工艺，集成了大约
33 亿个晶体管。
而一个晶体管结构大致如下：
图中的晶体管结构中，电流从 Source(源极)流入
Drain(漏级)，Gate(栅极)相当于闸门，主要负责控制两端源极和漏级的通断。电流会损耗，而栅极的宽度则决定了电流通过时的损耗，表现出来就是手机常见的发热和功耗，宽度越窄，功耗越低。而栅极的最小宽度(栅长)，就是
XX nm工艺中的数值。
对于芯片制造商而言，主要就要不断升级技术，力求栅极宽度越窄越好。不过当宽度逼近 20nm 时，栅极对电流控制能力急剧下降，会出现&电流泄露&问题。为了在
CPU 上集成更多的晶体管，二氧化硅绝缘层会变得更薄，容易导致电流泄漏。
一方面，电流泄露将直接增加芯片的功耗，为晶体管带来额外的发热量;另一方面，电流泄露导致电路错误，信号模糊。为了解决信号模糊问题，芯片又不得不提高核心电压，功耗增加，陷入死循环。
因而，漏电率如果不能降低，CPU 整体性能和功耗控制将十分不理想。这段时间台积电产能跟不上很大原因就是用上更高制程时遭遇了漏电问题。
还有一个难题，同样是目前 10nm 工艺芯片在量产遇到的。
当晶体管的尺寸缩小到一定程度(业内认为小于 10nm)时会产生量子效应，这时晶体管的特性将很难控制，芯片的生产难度就会成倍增长。骁龙 835
出货时间推迟，X30 遥遥无期主要原因可能是要攻克良品率的难关。
另外，骁龙 835 用上了 10nm 的制程工艺，设计制造成本相比 14nm 工艺增加接近 5 成。大厂需要持续而巨大的资金投入到 10nm
芯片量产的必经之路。
就目前阶段，三星已经尝试向当前的工艺路线图中添加 8nm 和 6nm 工艺技术，台积电方面则继续提供 16nm FinFET 技术的芯片，开始着力
10nm 工艺的同时，预计今年能够样产 7nm 工艺制程的芯片。
除了制程，还有工艺技术。
在这一代骁龙 835 上，高通选择了和三星合作，使用三星最新的 10nm FinFET 工艺制造。同样，三星自家的下一代旗舰猎户座 8895
用的也是用此工艺。
FinFET 是什么?
业界主流芯片还停留在 20/22nm 工艺节点上的时候，Intel 就率先引入了 3D FinFET 这种技术。后来三星和台积电在 14/16nm
节点上也大范围用上了类似的 FinFET 技术。下面我们统称为 FinFET。
FinFET(Fin Field-Effect Transistor)称为鳍式场效应晶体管，是一种新的晶体管，称为
CMOS。具体一点就是把芯片内部平面的结构变成了3D，把栅极形状改制，增大接触面积，减少栅极宽度的同时降低漏电率，而晶体管空间利用率大大增加。
因为优势明显，目前已经被大规模应用到手机芯片上。
经历了 14/16nm 工艺节点后，FinFET 也历经升级，但这种升级是存在瓶颈的。目前，大厂们正研究新的
FD-SOI(全耗尽绝缘体硅)工艺、硅光子技术、3D 堆叠技术等，斥资寻求技术突破，为日后 7nm、甚至 5nm 工艺领先布局。
LPE/LPP/LPC/LPU 又是什么?
在工艺分类上，芯片主要分两大类：
&HP(High Performance)：主打高性能应用范畴;
&LP(Low Power)：主打低功耗应用范畴。
满足不同客户需求，HP 内部再细分 HPL、HPC、HPC+、HP 和 HPM 五种。
HP 和 LP 之间最重要区别就在性能和漏电率上，HP 在主打性能，漏电率能够控制在很低水平，芯片成本高;LP
则更适合中低端处理器使用，因为成本低。
所以，芯片除了在制程上寻求突破，工艺上也会逐步升级。
2014 年底，三星宣布了世界首个 14nm FinFET 3D 晶体管进入量产，标志着半导体晶体管进入 3D 时代。发展到今天，三星拥有了四代 14nm
工艺，第一代是苹果 A9 上面的 FinFET LPE(Low Power Early)，第二代则是用在猎户座 8890、骁龙 820 和骁龙 625 上面的
FinFET LPP(Low Power Plus)。第三代是 FinFET LPC，第四代则是目前的 FinFET LPU。至于 10nm
工艺，三星则更新到了第三代(LPE/LPP/LPC)。
目前为止，三星已经将 70000 多颗第一代 LPE(低功耗早期)硅晶片交付给客户。三星自家的猎户座 8895，以及高通的骁龙
835，都采用这种工艺制造，而 10nm 第二代 LPP 版和第三代 LPU 版将分别在年底和明年进入批量生产。
不知不觉，手机芯片市场上已经进入了 10nm、7nm 处理器的白热化竞争阶段，而 14/16nm 制程的争夺也不过是一两年前的事。
之前有人怀疑摩尔定律在今天是否还适用，就芯片的进化速度和技术储备来看，不是技术能力达不到，而是厂商们的竞争程度未必能逼迫它们全速前进。
芯片厂商通过利用BLE进一步降低设备功耗和帮助开发者实现BLE，使BLE更适合应用在物联网环境中。低功耗蓝牙(以下简称“BLE”)是物联网的一个关键构件。据PCWorld网站报道，芯片厂商通过利用BL......关键字： 美国政府日前起诉了四位曾在Applied Materials工作过的工程师，按照美方的说法，这四人涉嫌从美国半导体设备巨头偷取芯片设计技术，并将其出售给中国初创公司。......关键字：
根据Deloitte的调查，大约有85%的芯片供应商都需要新的人才类型，其中有77%的业者都表示人才短缺，特别是电子工程师(EE)――EE是最难填补的位置，而且还有太多的公司都在寻找相同的人才……......关键字：
据MIT News报道，麻省理工学院(MIT)的研究人员开发出了一种可用于神经网络计算的高性能芯片，该芯片的处理速度可达其他处理器的7倍之多，而所需的功耗却比其他芯片少94-95%，未来这种芯片将有可能被使用在运行神经网络的移动设备或是物联......关键字：
不过，科学家从未停止尝试。巴塞尔大学的物理学家曾经提出，利用磁冷却使纳米电子设备的温度降到接近绝对零度，这种方法能够实现破纪录的低温。磁冷却的原理是这样的：在绝热条件下，当外加磁场逐渐减小时，系统会渐渐冷却。在减小磁场前，磁化产生的热量需要......关键字：
Thymio是一款教育机器人，内置20个传感器，2个马达，同时外置40个LED灯。新版Thymio现在可以通过USB连接进行编程，因而你可以使用USB线连接，去定制你的机器人的运作路线以及方式，Thy......关键字：
需要烧24C64，直接拿万能板焊了个，带计数器，没找到蜂鸣器，随后再焊个峰鸣器。右边是个8~40V转5V的，用LM2596，手册上说最大可达3A电流，焊了个USB母座，让使用者可以一边烧录一边手机插这......关键字：
我 要 评 论
热门关键词芯片进入10nm时代啦 你知道10nm是什么意思吗？【嵌入式培训吧】_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0成为超级会员，使用一键签到本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
关注：3,191贴子：
芯片进入10nm时代啦 你知道10nm是什么意思吗？收藏
芯片进入10nm时代啦 你知道10nm是什么意思吗？如题，先从大厂说起。目前芯片厂商有三类：IDM、Fabless、Foundry。IDM(集成器件制造商)指Intel、IBM、三星这种拥有自己的晶圆厂，集芯片设计、制造、封装、测试、投向消费者市场五个环节的厂商，一般还拥有下游整机生产。Fabless(无厂半导体公司)则是指有能力设计芯片架构，但本身无厂，需要找代工厂代为生产的厂商，知名的有ARM、NVIDIA、高通、苹果和华为。Foundry(代工厂)则指台积电和GlobalFoundries，拥有工艺技术代工生产别家设计的芯片的厂商。我们常见到三星有自己研发的猎户座芯片，同时也会代工苹果A系列和高通骁龙的芯片系列，而台积电无自家芯片，主要接单替苹果和华为代工生产。制程在描述手机芯片性能的时候，消费者常听到的就是22nm、14nm、10nm这些数值，这是什么?这是芯片市场上，一款芯片制程工艺的具体数值是手机性能关键的指标。制程工艺的每一次提升，带来的都是性能的增强和功耗的降低，而每一款旗舰手机的发布，常常与芯片性能的突破离不开关系。骁龙835用上了更先进的10nm制程， 在集成了超过30亿个晶体管的情况下，体积比骁龙820还要小了35%，整体功耗降低了40%，性能却大涨27%。深入来说，这几十纳米怎么计算出来的?我们从芯片的组成单位晶体管说起。得益于摩尔定律的预测，走到今天，比拇指还小的芯片里集成了上亿个晶体管。苹果A10 Fusion芯片上，用的是台积电16nm的制造工艺，集成了大约33亿个晶体管。而一个晶体管结构大致如下：图中的晶体管结构中，电流从Source(源极)流入Drain(漏级)，Gate(栅极)相当于闸门，主要负责控制两端源极和漏级的通断。电流会损耗，而栅极的宽度则决定了电流通过时的损耗，表现出来就是手机常见的发热和功耗，宽度越窄，功耗越低。而栅极的最小宽度(栅长)，就是XX nm工艺中的数值。对于芯片制造商而言，主要就要不断升级技术，力求栅极宽度越窄越好。不过当宽度逼近20nm时，栅极对电流控制能力急剧下降，会出现“电流泄露”问题。为了在CPU上集成更多的晶体管，二氧化硅绝缘层会变得更薄，容易导致电流泄漏。一方面，电流泄露将直接增加芯片的功耗，为晶体管带来额外的发热量;另一方面，电流泄露导致电路错误，信号模糊。为了解决信号模糊问题，芯片又不得不提高核心电压，功耗增加，陷入死循环。因而，漏电率如果不能降低，CPU整体性能和功耗控制将十分不理想。这段时间台积电产能跟不上很大原因就是用上更高制程时遭遇了漏电问题。还有一个难题，同样是目前10nm工艺芯片在量产遇到的。当晶体管的尺寸缩小到一定程度(业内认为小于10nm)时会产生量子效应，这时晶体管的特性将很难控制，芯片的生产难度就会成倍增长。骁龙835出货时间推迟，X30遥遥无期主要原因可能是要攻克良品率的难关。另外，骁龙835用上了10nm的制程工艺，设计制造成本相比14nm工艺增加接近5成。大厂需要持续而巨大的资金投入到10nm芯片量产的必经之路。就目前阶段，三星已经尝试向当前的工艺路线图中添加8nm和6nm工艺技术，台积电方面则继续提供16nm FinFET技术的芯片，开始着力10nm工艺的同时，预计今年能够样产7nm工艺制程的芯片。FinFET除了制程，还有工艺技术。在这一代骁龙835上，高通选择了和三星合作，使用三星最新的10nm FinFET工艺制造。同样，三星自家的下一代旗舰猎户座8895用的也是用此工艺。FinFET是什么?业界主流芯片还停留在20/22nm工艺节点上的时候，Intel就率先引入了3D FinFET这种技术。后来三星和台积电在14/16nm节点上也大范围用上了类似的FinFET技术。下面我们统称为FinFET。FinFET(Fin Field-Effect Transistor)称为鳍式场效应晶体管，是一种新的晶体管，称为CMOS。具体一点就是把芯片内部平面的结构变成了3D，把栅极形状改制，增大接触面积，减少栅极宽度的同时降低漏电率，而晶体管空间利用率大大增加。因为优势明显，目前已经被大规模应用到手机芯片上。经历了14/16nm工艺节点后，FinFET也历经升级，但这种升级是存在瓶颈的。目前，大厂们正研究新的FD-SOI(全耗尽绝缘体硅)工艺、硅光子技术、3D堆叠技术等，斥资寻求技术突破，为日后7nm、甚至5nm工艺领先布局。LPE/LPP/LPC/LPU又是什么?在工艺分类上，芯片主要分两大类：HP(High Performance)：主打高性能应用范畴;LP(Low Power)：主打低功耗应用范畴。满足不同客户需求，HP内部再细分HPL、HPC、HPC+、HP和HPM五种。HP和LP之间最重要区别就在性能和漏电率上，HP在主打性能，漏电率能够控制在很低水平，芯片成本高;LP则更适合中低端处理器使用，因为成本低。所以，芯片除了在制程上寻求突破，工艺上也会逐步升级。2014年底，三星宣布了世界首个14nm FinFET 3D晶体管进入量产，标志着半导体晶体管进入3D时代。发展到今天，三星拥有了四代14nm工艺，第一代是苹果A9上面的FinFET LPE(Low Power Early)，第二代则是用在猎户座8890、骁龙820和骁龙625上面的FinFET LPP(Low Power Plus)。第三代是FinFET LPC，第四代则是目前的FinFET LPU。至于10nm工艺，三星则更新到了第三代(LPE/LPP/LPC)。目前为止，三星已经将70000多颗第一代LPE(低功耗早期)硅晶片交付给客户。三星自家的猎户座8895，以及高通的骁龙835，都采用这种工艺制造，而10nm第二代LPP版和第三代LPU版将分别在年底和明年进入批量生产。不知不觉，手机芯片市场上已经进入了10nm、7nm处理器的白热化竞争阶段，而14/16nm制程的争夺也不过是一两年前的事。更多嵌入式Linux系统、ARM、系统课程请联系宋工企鹅号之前有人怀疑摩尔定律在今天是否还适用，就芯片的进化速度和技术储备来看，不是技术能力达不到，而是厂商们的竞争程度未必能逼迫它们全速前进。
登录百度帐号芯片中的22nm、14nm、10nm什么意思？LPE/LPP/LPC/LPU 又是什么？_物联网在线