arm64和aarch644 arm64 是一样的指令集吗

来源：蜘蛛抓取(WebSpider) 时间：2018-09-29 11:56 标签： arm64和aarch64

可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。

可以改个名 但不能改硬件 

大师就是要改名字而已 怎么改呢
根目录下system文件夹 有个build文件 用re管理器挂载为可读写后进入修改
在里面你可以看到很多信息都可以修改
但要获取root权限 还要备份原文件

ARMv8-A 将 64 位架构支持引入 ARM 架构中 ,其中的两种主要执行状态， AArch64 - 64 位执行状态是其中一种，这不是CPU的型号，是处理器的指令集！

ARMV8系统级编程模型主要包括异常级别、运行状态、安全状态、同步异常、异步异常、DEBUG

本文主要对系统级编程模型做一个概要介绍

ELx（x<4），x越大等级越高，执行特权越高

执行在EL0称为非特权执行

当接收到一个异常时，异常级别只能调高或保持；

当从异常返回时，异常级别只能调低或保持

在接收到异常将要切换或保持的异常级别称为目标异常级别

每个异常级别本身有一个默认固定的目标异常级别，还可以通过寄存器设置目标异常级别，目标异常级别不能为EL0

当PE运行在一个异常级别时，可以访问如下两种资源：

  1. 当前异常级别和安全状态组合下的资源；
  2. 低异常级别可访问的资源（要符合安全状态）

不同异常级别，异常的优先级不同如EL3的异常高于EL1的异常

找到某条指令，这条指令前的所有指令都执行完毕，这条指令之后的所有指令都未执行（执行的需要回退），这样PE状态就被记录下载，异常处理完成后就可以恢复。除了SError irq之外，其它的都是精准异常

（1）异常的产生是和cpu core执行的指令或者试图执行相关

（2）硬件提供给handler的返回地址就是产生异常的那一条指令所在的地址

b). 还有一种是正常指令执行造成的，包括SVC/HVC/SMC指令，这些指令的使命就是产生异常。

asynchronous exception基本上可以类似大家平常说的中断，它是毫无预警的，丝毫不考虑cpu core感受的外部事件（需要注意的是：外部并不是表示外设，这里的外部是针对cpu core而言，有些中断是来自SOC的其他HW block，例如GIC，这时候，对于processor或者cpu（指soc）而言，这些事件是内部的），这些事件打断了cpu

（1）异常和CPU执行的指令无关。

（2）返回地址是硬件保存下来并提供给handler，以便进行异常返回现场的处理。这个返回地址并非产生异常时的指令

兼容ARMv7的异常模型，映射到ARMV8异常模型

使用32bit虚拟地址

使用CPSR来保存当前PE状态

定义ARMv8异常等级ELx（x<4）,x越大等级越高，权限越大

提供64bit虚拟地址

没有协处理器概念，系统寄存器带后缀n标志最低的异常访问级别

我要回帖

更多关于 arm64和aarch64 的文章

 

随机推荐