第1章：计算机系统概论

1、计算机系统由哪两部分组成计算机系统性能取决于什么？

 计算机系统是由“硬件”和“软件”组成衡量一台计算机性能的优劣是根据多项技術指标综合确定的，既包括硬件的各种性能指标又包括软件的各种功能。

1）计算机系统由硬件和软件两部分组成

2）计算机系统性能由硬件和软件共同决定。

2、计算机系统5层层次结构从下到上由哪五层组成哪些是物理机，哪些是虚拟机

1）微程序机器、传统机器、操作系统机器、汇编语言机器、高级语言机器

2）微程序机器和传统机器是物理机，其他是虚拟机

3、在计算机系统结构中，什么是翻译什么昰解释？

1）翻译：将一种语言编写的程序全部翻译成另一种语言然后再执行；

2）解释：将一种语言编写的程序的一条语句翻译成另一种語言的一条或多条语句，然后执行执行完这条语言后，再解释下一条

4、什么是计算机体系结构？什么是计算机组成以乘法指令为例說明二者区别。

1）计算机体系结构是指那些能够被程序员看到的计算机的属性如指令集、数据类型等；

2）计算机组成是指如何实现计算機体系结构所体现出来的属性；

3）以乘法指令为例，计算机是否有乘法指令属于体系结构的问题。乘法指令是采用专用的乘法器还是使用加法器和移位器构成，属于计算机组成的问题

5、冯诺依曼机器的主要特点？

1）计算机由运算器、存储器、控制器、输入设备和输出設备五大部分组成；

2）指令和数据存储在存储器中并可以按地址访问；

3）指令和数据均以二进制表示；

4）指令由操作码和地址码构成，操作码指明操作的性质地址码表示操作数在存储器中的位置；

5）指令在存储器内按顺序存放，通常按自动的顺序取出执行；

6）机器以运算器为中心I/O设备与存储器交换数据也要通过运算器。（因此后来有了以存储器为中心的计算机结构）

6、画出现代计算机的组成框图。
7、什么是存储单元、存储字、存储字长、存储体

存储单元：存储一个存储字并具有特定存储地址的存储单位；

存储字：一个存储单元中存放的所有的二进制数据，按照某个地址访问某个存储单元获取的二进制数据

存储字长：存储字中二进制数据的位数，即按照某个地址訪问某个存储单元获取的二进制数据的位数；

存储体：由多个存储单元构成的存储器件

8、主存储器中，什么是MAR什么是MDR，存储器的最大嫆量由什么决定

1）MAR：存储地址寄存器，保存需要访问的存储单元地址反映存储单元的个数。

2）MDR：存储数据寄存器缓存读出/写入存储單元的数据。反映存储字长

3）存储器的最大容量由MAR寄存器的位数和MDR寄存器的位数决定。

9、什么是机器字长什么是存储字长长？

机器字長：CPU一次能够处理的二进制数据的位数

存储字长：按照某个地址访问某个存储单元获取的二进制数据的位数。

10、假设MAR寄存器的位数为16位MDR寄存器的位数为16位，存储器的最大容量是多少

1）MAR寄存器的位数为16位，能表示的地址个数为2的16次方为64K；

2）MDR寄存器的位数为16位，说明存儲字长为16位也即2个字节；


第三章 系统总线
1、为什么要使用总线？
在冯诺依曼结构中各个部件之间均有单独连线，不仅线多而且导致擴展I/O设备很不容易。即扩展一个I/O设备需要连接很多线。

因此引入了总线连接方式，将多个设备连接在同一组总线上构成设备之间的公共传输通道。

2、总线的两大基本特征是什么

1）共享：多个部件连接在同一组总线上，各个部件之间都通过该总线进行数据交换

2）分時：同一时刻，总线上只能传输一个部件发送的信息；

3、系统总线按照传输信息的不同分成哪几类？是单向的还是双向的？

1）分成数據总线、地址总线以及控制总线

2）数据总线：各个功能部件之间传送数据信息，双向传输；

3）地址总线：用来指明数据总线上源数据戓目的数据所在的主存单元的地址。单向：由CPU发出

4）控制总线：用来发送各种控制信号对于控制总线中的单根线，是单向的即只能由┅个部件发向另一个部件。而一组控制总线中有输入也有输出，因此控制总线也可以看成是双向的。

3、什么是总线宽度、总线带宽、總线复用、信号线数

1）总线宽度：数据总线的根数，一般是8的倍数是衡量计算机系统性能的重要指标；

2）总线带宽：即总线数据传输速率，总线上每秒能够传输的最大字节量

3）总线复用：一条信号线上分时传送两种信号。例如数据总线和地址总线的分时复用；

4）信号線数：地址总线、数据总线和控制总线三种总线的线数之和

4、假设总线的工作频率为33MHz，总线宽度为32位则它最大的传输速率是多少？


5、簡要说明单总线结构的概念及缺点（现代计算机为什么要采用多总线结构？）

在单总线结构中所有的部件（CPU、主存、I/O设备）都连接在┅组总线上。

但所有的信息传送都要通过这组总线同时只能有一个部件向总线上发送信息，导致总线成为系统的瓶颈

因此，发展出来叻多总线结构其基本思想均是将速度相近的设备挂接在同一组总线上，总线之间通过总线控制器相连

例如CPU和Cache之间、I/O设备之间等。

6、集Φ式总线判优控制有哪三种方式哪种方式的优先级不能改变？
1）链式查询、计数器定时查询、以及独立请求

2）链式查询的优先级不能妀变，离控制器最近的优先级最高

7、简述链式查询、计数器定时查询以及独立请求三种方式的工作原理。


8、什么是总线周期分为哪几個阶段？
1）总线周期：总线上两个部件完成一次完整且可靠的数据传输时间；

申请分配阶段：申请总线

寻址阶段：发出地址及有关命令

传數阶段：进行数据交换

结束：从总线上撤除信号让出总线

9、什么是总线通信控制，总线通信控制有哪几种

1）总线通信控制：解决通信雙方如何获知传输开始和传输结束，以及如何协调配合；

2）同步通信、异步通信、半同步通信、分离式通信

10、什么是同步通信其优点和缺点？

１）同步通信：总线上各个部件由统一的时钟信号控制；在总线周期中每个时钟周期各个部件如何动作都有明确的规定。

２）优點：速度快各个模块间配合简单

３）缺点：以总线上最慢的部件来设计公共时钟，影响总线效率

11、什么是异步通信？异步通信分为哪幾种类型

1）异步通信：总线上各部件没有统一的时钟标准，采用应答式通信；（主模块发出请求后一直等到从模块反馈回来应答信号の后才开始通信）

2）不互锁、半互锁、全互锁。（需要了解各种方式的含义）

12、什么是波特率什么是比特率？（需要掌握如何计算波特率、比特率）

波特率：单位时间内传送的二进制数据数据的位数单位bps

比特率：单位时间内传送的有效的二进制位数。

13、异步通信时常規需要设置的参数有哪些？

波特率、停止位（1/2/1.5）、校验位（奇校验、偶校验、无校验）

14、简述半同步通信的基本原理

半同步通信结合同步通信和异步通信。

同步通信：采用统一的时钟规定了在一定的时钟周期干什么事情；

异步通信：如果从模块没有准备好，增加一个“等待响应”信号

15、简述分离式通信的基本原理。

主模块发出地址和命令之后放弃总线，在从模块准备数据期间使得总线可以被其他設备所用。提高总线利用率

但是，这种方式控制比较复杂

16、奇偶校验可以纠错吗？汉明码可以纠错码

1）奇偶校验只能检错，不能纠錯

1、存储器按存取方式，可以分成哪四类哪些属于随机访问存储器，哪些属于串行访问存储器

1）可以分为随机存储器、只读存储器、顺序存储器和直接存储器；

2）随机存储器和只读存储器属于随机存储器，即存取时间与物理地址无关；

3）顺序存储器（典型的如磁带）囷直接存储器（典型的如磁盘）属于串行存储器即存取时间与物理地址有关。

2、衡量存储器使用哪三个指标寄存器、缓存、主存中，哪个速度最快哪个最便宜？
1）速度、容量、位价格

2）寄存器速度最快，主存最便宜

3、常见的存储系统层次结构有哪两种？透明性如哬各自用来解决什么问题的？

1）缓存-主存层次：用来缓解CPU和主存速度不匹配的问题由硬件来完成，对所有的程序员完全透明

2）主存-輔存层次：用来解决主存容量不够的问题，由操作系统和硬件共同完成对应用程序设计者透明，对系统程序设计者不透明

（现在一般存储器都即能按字访问，也能按照字节访问因此，存储器编址时每个字节都有一个独立的地址。）
4、字在存储单元中有两种存储方式大端方式和小端方式。各是什么含义x86采用的是哪种存储方式？
1）大端方式：字的低位存在内存的高地址中而字的高位存在内存的低哋址中；

2）小端方式：字的低位存在内存的低地址中，而字的高位存在内存的高地址中

3）x86CPU采用的是小端方式。

5、主存的三个主要技术指標

存储容量、存取速度和存储带宽

6、什么是存取时间什么是存取周期？哪个大

1）存取时间：启动一次存储器完成本次操作（读或写）所需的时间；

2）存取周期：连续两次启动存储器所需要的最小间隔时间；

3）存取周期包含存取时间；

7、什么是存储器带宽？（要了解如何計算存储器带宽）

单位时间内存储器存取的信息量；

8、半导体存储芯片译码驱动包含哪两种方式请简要说明。

1）线选法：所有的地址芯爿通过一个译码器译码选择一个存储单元的各位，适合于存储容量不大的芯片；

2）重合法：将地址分为两组每组通过一个译码器译码，选择行或列行、列交叉处就是要访问的存储位。

9、随机存储器包含哪两大类哪个需要刷新？请从速度、容量、价格等方面进行简要仳较

1）静态RAM：采用锁存器原理实现；

2）动态RAM：采用电容原理实现，需要刷新

3）相比于动态RAM，静态RAM的速度快、容量小、价格高一般用於缓存，而动态RAM一般用于内存

10、只读存储器有哪几种？

1）掩模ROM（MROM）：出厂后内容不能被更改

2）PROM：可编程只读存储器，可以进行一次性編程；

3）EPROM：可擦除只读ROM用紫外线照射；


11、单片存储器芯片的容量有限，很难满足实际需要因此必须将若干存储芯片连接在一起才能组荿足够容量的存储器。

存储器的扩展通常有位扩展和字扩展什么是字扩展，什么是位扩展请举例简要说明

1）位扩展：增加存储器的字長，例如两个1K * 4位的存储芯片构成1个1K*8位的存储器；

2）字扩展：增加存储器的字数例如两个1K * 8位的存储芯片构成1个2K * 8位的存储器；

通常字扩展和位扩展两种方式混合使用。

12、熟虑掌握存储器的扩展包括地址空间分配、地址线的连接、数据线的连接、片选信号的产生及连接等；


13、假设欲检测的二进制代码为n位，为了使其具有1位的纠错能力需添加K位检测位，组成n+k位的代码问，应添加多少位检测位
应添加的检测位位数：2的k次方大于等于n+k+1。

因为要使其有1位的检测能力必须使用k位来说明n+k位到底哪一位出现了错误，k位能表达的数量为2的k次方而n+k位到底哪一位

出现了错误或者是全部正确，共有n+k+1种状况因此，k的取值需要满足：2的k次方大于等于n+k+1

14、对于汉明码应熟练掌握汉明码的编码方式（按照配偶或配奇的原则），以及给出汉明码得到要传送的原始信息（包括纠错过程）。

15、提高访存速度的三种方式
2）采用存储层佽结构：cache-主存结构；

3）调整主存结构：包括单体多字，多体并行两种方式

16、简述单体多字的存储系统的工作原理，及其优点

1）单体多芓存储系统一次访存取出多个CPU字，即存储字为CPU字的n倍（假设一次访存取出n个cpu字）

2）优点是：显著提高了存储器带宽。

17、多体并行系统有哪两种编址方式请简要说明其编址方式及其优点。

1）高位交叉编址方式：存储体的编址方式为顺序存储即一个存储体存满后，再存入丅一个；存储单元地址的高位为存储体的编号

高位交叉编址并不能提高单次访存速度，但能使多应用并行访存提高系统的并发性。

2）低位交叉编址方式：存储体的编址方式为交叉存储即程序连续存放在相邻的存储体之中。存储单元地址的低位为存储体的编号

低位交叉编址能显著提高单次访存速度。

19、在四位低位交叉编址中假设存取周期为T，总线传输周期为τ，为了实现流水线方式存储，应满足什么条件？如果连续读取四个字，所需要的时间是多少？

2）连续读取四个字所需要的时间为T + （4-1）τ

注意：假设不是低位交叉编址，而是高位交叉编址连续读取四个字所需要的时间仍然为4T。

20、需要大家掌握多体并行存储器在高位交叉编址（顺序存储）和低位交叉编址（交叉存储）的情况下存储器带宽的计算方式。

21、在CPU和内存之间引入cache的原因

1）避免cpu空等I/O访存；

2）缓解CPU和主存速度不匹配的问题。

22、什么是程序的局部性原理

CPU从主存取指令或数据，在一定时间内只是对主存局部地址区域访问。

23、Cache命中率、平均访问时间以及访问效率的计算

24、Cache写操作有哪两种方式？

1）写直达法：写操作既写入Cache又写入主存；

2）写回法：只把数据写入Cache而不写入主存当Cache中数据被替换出去之后才写叺主存。

25、将主存地址映射到Cache地址称为地址映射常见的Cache映射方式有哪几种？

直接映射、全相联映射、组相联映射

26、直接映射的优缺点？

优点：地址变换速度快缺点：cache利用率不高，块冲突率高；

27、全相联映射的优缺点

优点：cache利用率高，块冲突率低缺点：地址变换复雜，需要较多的硬件

28、需要大家掌握各种映射方式之下，写出主存地址格式、cache地址格式以及主存地址向cache地址的转换。

29、Cache常用的替换算法有哪些哪个命中率最高？

1）先进先出、近期最少使用算法和随机替换算法；

2）命中率最高的是近期最少使用算法；

30、磁盘的三地址结構包括哪些

1、I/O系统的发展大致可以分为哪4个阶段？

1）早期（分散连接、串行工作、程序查询）

2）接口模块和DMA阶段（总线连接、并行工作、中断及DMA）

3）通道阶段（通道是具有特殊功能的处理器）

I/O系统的发展实际上是逐步将CPU从繁重的I/O工作中解放出来的过程；

2、I/O设备编址有哪两種方式各有什么优缺点？
1）统一编址方式：和存储器统一编址I/O地址作为存储器地址的一部分；无须用专用的I/O指令，但占用存储器空间

2）独立编址方式：和存储地址分开编址，需用专用的I/O指令

3、I/O设备与主机的联络方式有哪几种？

I/O设备与主机间交互信息时必须了解彼此嘚状态根据I/O设备工作速度的不同，可以分为3类：

1）立即响应：不管其状态（认为其时刻准备好）适用于慢速设备。

2）应答信号：通过應答信号来进行交互；

3）同步时标：采用统一的时钟信号

4、I/O总线包括哪四类？

数据线、设备选择线、状态线、命令线

5、I/O设备通常使用D触發器（完成触发器）和B触发器（工作触发器）来标识设备所处的状态

D=0，B=0：暂停状态；


6、程序查询的基本工作原理
cpu不断去查询I/O设备状态，导致CPU和I/O设备串行工作
计算机在执行程序过程中，当出现异常清空或特殊请求时计算机停止现行程序的运行，转去处理这些异常清空戓特殊请求处理结束后，再返回现行程序的间断处继续执行原程序，即为中断

8、中断服务程序的基本流程包括哪四部分？


9、什么是單重中断和多重中断

1）单重中断：不允许中断现行的中断服务程序；

2）多重中断：允许级别更高的中断源中断现行的中断服务程序，也稱为中断嵌套；

10、CPU响应中断的时机

当前指令执行完毕后，cpu发出中断查询信号也就是说，中断响应一定是在每条指令执行结束之后进行嘚不可能在指令执行过程中响应中断。
DMA：直接内存访问在主存和I/O设备之间建立独立的总线连接。

12、在DMA方式中由于DMA接口与CPU共享主存，鈳能会出现两者争用主存的冲突为解决冲突，DMA和主存交换数据时通常采用哪三种工作方式？

1）停止CPU访问主存：DMA访存优先级高；

2）周期挪用（窃取）：DMA挪用存储或窃取总线使用权一个或几个主存存取周期；

3）DMA和CPU交替访问：将CPU工作周期分成两部分一部分供DMA访存，一部分供CPU訪存

13、DMA工作过程包括哪三部分？


2、掌握补码计算的方法以及通过补码求原码，然后求真值的方法

1）通过原码求补码：符号位不变，各位取反末位加1；

2）通过补码求原码：符号位不变，各位取反末位加1；

3、原码中0有2种表示方法（正零和负零），补码中0只有一种表示方法（正零和负零的表示方法一致）

4、假设有符号数的位数为8（包括符号位）补码能表示的真值的范围？
补码能表示的真值范围为-128~+127（参見补码定义）

5、掌握求反码以及移码的方法

6、什么是定点表示？什么是浮点表示
１）定点表示：小数点固定在某一位置的数为定点数；

２）浮点表示：小数点位置可以浮动的数。

7、浮点数在机器中的表示形式由哪几部分组成？

由尾数、数符、阶码、阶符四部分组成

8、掌握规格化浮点数的表示范围（最大正数、最小正数、最大负数、最小负数）的计算方法。

9、IEEE754标准规定的浮点数由哪几部分组成

由数苻、阶码（含阶符）以及尾数组成。

10、IEEE754标准规定的浮点数中阶码和尾数用什么形式表示？

阶码用移码表示其偏移量是2^(n-1)，尾数用原码表礻
float为短实数，占32位其中阶码8位，尾数23位

double为长实数，占64位其中阶码占11位，尾数为52位

12、对正数进行算术移位，当正数采用源码、补碼、反码时左移或右移时，低位或高位添补什么代码

对于正数，其源码、补码、反码均等于真值左移时，低位添补0右移时，高位添补0

13、对负数进行算术移位，当负数采用源码、补码、反码时左移或右移时，低位或高位添补什么代码

对于源码，左移或右移时低位或高位均添补0；

对于补码：左移时，低位添补0右移时高位添补1

对于反码：左移或右移时，低位或高位均添补1；

14、什么是逻辑移位

邏辑移位是对无符号数的移位，由于无符号数不存在符号位左移时，高位移丢低位补零。右移时低位移丢，高位补零

15、加法和减法时，什么情况下可能发生溢出如何简单判断发生溢出？

1）正数加正数正数减负数，负数加负数负数减正数时，可能会发生溢出

2）如果参加操作的两个数符号相同（转换成补码的加法），其结果与源操作数符号不同即为溢出。

3）如果补码采用1位符号位如果最高囿效位的进位和符号位的进位不同，则发生溢出

16、定点乘法运算可以使用加法和移位来实现吗？

17、浮点加减运算基本按照哪几步来进行

1）对阶：使小数点对齐；

2）尾数求和：将对阶后的两个尾数按照定点加减运算规则求和；

3）规格化：尾数规格化；

4）舍入：尾数右规时，丢失数值位；

5）溢出判断：判断结果是否溢出

18、如何判断浮点运算结果是否溢出？

阶码是否超出了其表示范围（使用2个符号位判溢絀）

2、一条指令包含哪两个主要部分？请简要说明各部分作用

1）操作码：指明指令要完成的操作；

2）地址码：指明指令要操作的数据或數据来源；

3、操作码长度有固定长度和可变长度两种，各自有什么优点

1）固定长度：便于硬件设计，指令译码时间短；

2）可变长度：压縮了操作码平均长度；

4、指令中地址码中的地址可以是哪些设备的地址

可以是主存地址、寄存器地址或I/O设备的地址；

5、指令中地址的个數可以有几个？

四地址、三地址、二地址、一地址以及零地址

6、假设指令中有四个地址、三个地址、两个地址以及一个地址，各自需要訪存几次

1）四地址：访存4次；

2）三地址：访存4次；

3）两地址：访存3次；

4）一地址：访存2次；

7、当使用寄存器代替指令字中的地址码字段後，有哪些优点

1）扩大指令字的寻址范围；


8、数据在存储器中存储时，为什么要按照边界对齐


9、寻址方式包括哪两类？

1）指令寻址：丅一条将要执行的指令的指令地址；

2）数据寻址：确定本指令的操作数地址

10、什么是形式地址？什么是有效地址

1）形式地址：指令的哋址码字段通常都不代表操作数的真实地址，成为形式地址记为A；

2）有效地址：操作数的真实地址，记为EA由寻址特征和形式地址共同決定；

11、了解各种寻址方式的概念及根据形式地址形成有效地址的方式。

立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址（隐式或显式）、变址寻址、相对寻址、堆栈寻址
RISC：精简指令集；

CISC：复杂指令集；

在实际设计时真正实用的技巧昰当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。

当然有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波等在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。

一、RF电路设计嘚常见问题

1、数字电路模块和模拟电路模块之间的干扰

如果模拟电路(射频)和数字电路单独工作可能各自工作良好。但是一旦将二者放茬同一块电路板上，使用同一个电源一起工作整个系统很可能就不稳定。

这主要是因为数字信号频繁地在地和正电源(>3 V)之间摆动而且周期特别短，常常是纳秒级的由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分在模拟部分，从无线调谐回路传到无线设备接收部分的信号一般小于lμV

因此数字信号与射频信号之间的差别会达到120 dB。显然．如果不能使数字信号与射频信号很好地分离微弱的射频信号可能遭到破坏,这样一来，无线设备工作性能就会恶化甚至完全不能工作。

2、供电电源的噪声干扰

射频电路对于电源噪声相当敏感,尤其是对毛刺电压和其他高频谐波微控制器会在每个内部时钟周期内短时间突然吸人大部分电流,这是由於现代微控制器都采用CMOS工艺制造。

因此假设一个微控制器以lMHz的内部时钟频率运行，它将以此频率从电源提取电流

如果不采取合适的电源去耦，必将引起电源线上的电压毛刺如果这些电压毛刺到达电路RF部分的电源引脚,严重时可能导致工作失效。

如果RF电路的地线处理不当可能产生一些奇怪的现象。对于数字电路设计即使没有地线层,大多数数字电路功能也表现良好。而在RF频段即使一根很短的地线也会洳电感器一样作用。

粗略地计算,每毫米长度的电感量约为l nH,433 MHz时10 toni PCB线路的感抗约27Ω。如果不采用地线层，大多数地线将会较长，电路将无法具有设计的特性。

4、天线对其他模拟电路部分的辐射干扰

在PCB电路设计中板上通常还有其他模拟电路。

例如许多电路上都有模，数转换(ADC)或数／模转换器(DAC)射频发送器的天线发出的高频信号可能会到达ADC的模拟淙攵恕Ｒ蛭 魏蔚缏废呗范伎赡苋缣煜咭谎⒊龌蚪邮誖F信号。如果ADC输入端嘚处理不合理RF信号可能在ADC输入的ESD二极管内自激。从而引起ADC偏差

在设计RF布局时,必须优先满足以下几个总原则：

(1)尽可能地把高功率RF放大器(HPA)囷低噪音放大器(LNA)隔离开来，简单地说就是让高功率RF发射电路远离低功率RF接收电路；

(2)确保PCB板上高功率区至少有一整块地，最好上面没有过孔当然，铜箔面积越大越好；

(3)电路和电源去耦同样也极为重要；

(4)RF输出通常需要远离RF输入；

(5)敏感的模拟信号应该尽可能远离高速数字信号囷RF信；

2、物理分区、电气分区设计分区

可以分解为物理分区和电气分区物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可鉯继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。

1）我们讨论物理分区问题：

元器件布局是实现一个优秀RF设计的关键朂有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到最小使输入远离输出，并尽可能远地分离高功率电路囷低功率电路

最有效的电路板堆叠方法是将主接地面（主地）安排在表层下的第二层，并尽可能将RF线走在表层上将RF路径上的过孔尺寸減到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点并可减少RF能量泄漏到层叠板内其他区域的机会。

在物理空间上像多級放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰因此必须小心地将这一影响减到最小。

2）RF与IF走线应尽可能走十字交叉并尽可能在它们之间隔一块地：

正确的RF路径对整块PCB板的性能而言非常重偠，这也就是为什么元器件布局通常在手机PCB板设计中占大部分时间的原因

在手机PCB板设计上，通常可以将低噪音放大器电路放在PCB板的某一媔而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上

需要一些技巧来确保直通过孔鈈会把RF能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔

可以通过将直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小。

有时不太可能在多个电路块之间保证足够的隔离在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，金属屏蔽罩必须焊在地上必须与元器件保持一个适当距离，因此需要占用宝贵的PCB板空间

尽可能保证屏蔽罩的完整非常重要，进叺金属屏蔽罩的数字信号线应该尽可能走内层而且最好走线层的下面一层PCB是地层。

RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的咘线层上走出去不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起

3）恰当和有效的芯片电源去耦也非常偅要：

许多集成了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音

一块集成电路或放大器常常带有一个开漏极输出，因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源同样的原則也适用于对这一电感端的电源进行去耦。

有些芯片需要多个电源才能工作因此你可能需要两到三套电容和电感来分别对它们进行去耦處理，电感极少并行靠在一起因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件嘚高度或者成直角排列以将其互感减到最小。

4）电气分区原则大体上与物理分区相同但还包含一些其它因素：

手机的某些部分采用不哃工作电压，并借助软件对其进行控制以延长电池工作寿命。这意味着手机需要运行多种电源而这给隔离带来了更多的问题。

电源通瑺从连接器引入并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再经过一组开关或稳压器之后对其进行分配

手机PCB板上大哆数电路的直流电流都相当小，因此走线宽度通常不是问题不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线以将传輸压降减到最低。

为了避免太多电流损耗需要采用多个过孔来将电流从某一层传递到另一层。此外如果不能在高功率放大器的电源引腳端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上并带来各种各样的问题。

高功率放大器的接地相当关键并经常需要为其设计一个金属屏蔽罩。在大多数情况下同样关键的是确保RF输出远离RF输入。这也适用于放大器、缓冲器和滤波器

在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端那么它们就有可能产生自激振荡。在最好情况下它们将能在任何温度囷电压条件下稳定地工作。

实际上它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上如果射频信号线不得不从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性

为了使输入和输出得到良好的隔离，首先必须在滤波器周围布一圈地其次滤波器丅层区域也要布一块地，并与围绕滤波器的主地连接起来把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法。

此外整块板上各个地方的接地都要十分小心，否则会在引入一条耦合通道有时可以选择走单端或平衡RF信号线，有关交叉干扰和EMC/EMI的原则在这里同样適用

平衡RF信号线如果走线正确的话，可以减少噪声和交叉干扰但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗实际布线可能会有一些困难。

缓冲器可以用来提高隔离效果因为它可把同一个信号分为两个部分，并用於驱动不同的电路特别是本振可能需要缓冲器来驱动多个混频器。

当混频器在RF频率处到达共模隔离状态时它将无法正常工作。缓冲器鈳以很好地隔离不同频率处的阻抗变化从而电路之间不会相互干扰。

缓冲器对设计的帮助很大它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰

压控振荡器（VCO）可将变囮的电压转换为变化的频率，这一特性被用于高速频道切换但它们同样也将控制电压上的微量噪声转换为微小的频率变化，而这就给RF信號增加了噪声

5）要保证不增加噪声必须从以下几个方面考虑：

首先，控制线的期望频宽范围可能从DC直到2MHz而通过滤波来去掉这么宽频带嘚噪声几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部分它在很多地方都有可能引入噪声。

因此必须非常小心处悝VCO控制线要确保RF走线下层的地是实心的，而且所有的元器件都牢固地连到主地上并与其它可能带来噪声的走线隔离开来。

此外要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相对较高的电平VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意

事实上，VCO往往布放在RF区域的末端有时它还需要一个金属屏蔽罩。谐振电路（一个用于发射机另一个用于接收机）与VCO有关，但也有它自己的特点

简单地讲，谐振电路是一个带有容性二极管的并行谐振电路它有助于设置VCO工作频率和将语音或数据调制到RF信号上。所有VCO的设计原则同樣适用于谐振电路由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的RF频率下，因此谐振电路通常对噪声非常敏感

信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作这反过来要求这些电感囷电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上要做到这点是不容易的。

自动增益控制（AGC）放大器同样是一个容噫出问题的地方不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪声不过由于手机具备处理发射和接收信号强度快速变化的能力。

因此要求AGC电路有一个相当宽的带宽而这使某些关键电路上的AGC放大器很容易引入噪声。设计AGC线路必须遵守良好的模拟电路設计技术而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离RF、IF或高速数字信号走线

同样，良好的接地也必不可少而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线那么最好是在输出端，通常输出端的阻抗要低得多而苴也不容易感应噪声。

通常信号电平越高就越容易把噪声引入到其它电路。在所有PCB设计中尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于RF PCB设计

公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，因此在设计早期阶段仔细的计划、考虑周全嘚元器件布局和彻底的布局*估都非常重要，同样应使RF线路远离模拟线路和一些很关键的数字信号所有的RF走线、焊盘和元件周围应尽可能哆填接地铜皮，并尽可能与主地相连

如果RF走线必须穿过信号线，那么尽量在它们之间沿着RF走线布一层与主地相连的地如果不可能的话，一定要保证它们是十字交叉的这可将容性耦合减到最小，同时尽可能在每根RF走线周围多布一些地并把它们连到主地。

此外将并行RF赱线之间的距离减到最小可以将感性耦合减到最小。一个实心的整块接地面直接放在表层下第一层时隔离效果最好，尽管小心一点设计時其它的做法也管用

在PCB板的每一层，应布上尽可能多的地并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配層的地块数量并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。

应当避免在PCB各层上生成游离地因为它们会像一个小天線那样拾取或注入噪音。在大多数情况下如果你不能把它们连到主地，那么你最好把它们去掉

3、在手机PCB板设计时，应注意几个方面

1）電源、地线的处理：

既使在整个PCB板中的布线完成得都很好但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降有时甚臸影响到产品的成功率。

所以对电、地线的布线要认真对待把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量

对每个从倳电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：

（1）、众所周知的是在电源、地线之间加上去耦电容

（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽它们的关系是：地线＞电源线＞信号线，通常信號线宽为：0.2～0.3mm最经细宽度可达0.05～0.07mm，电源线为1.2～2.5 mm对数字电路的PCB可用宽的地导线组成一个回路， 即构成一个地网来使用（模拟电路的地不能这样使用）

（3）、用大面积铜层作地线用在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板电源，地线各占鼡一层

2）数字电路与模拟电路的共地处理

现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的

因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰数字电路的频率高，模拟电路的敏感度强对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件对地线来说，整人PCB对外界只有一个结点

所以必须在PCB内部进行处理数、模共地的问题，洏在板内部数字地和模拟地实际上是分开的它们之间互不相连只是在PCB与外界连接的接口处（如插头等）。

数字地与模拟地有一点短接請注意，只有一个连接点也有在PCB上不共地的，这由系统设计来决定

3）信号线布在电（地）层上

在多层印制板布线时，由于在信号线层沒有布完的线剩下已经不多再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了

为解决这个矛盾，可以考虑在電（地）层上进行布线首先应考虑用电源层，其次才是地层因为最好是保留地层的完整性。

4）大面积导体中连接腿的处理

在大面积的接地（电）中常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑就电气性能而言，元件腿的焊盘与铜面满接为好但对え件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器；②容易造成虚焊点。

所以兼顾电气性能与工艺需要做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal）这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少多层板的接电（地）层腿的處理相同。

5）布线中网络系统的作用

在许多CAD系统中布线是依据网络系统决定的。网格过密通路虽然有所增加，但步进太小图场的数據量过大，这必然对设备的存贮空间有更高的要求同时也对象计算机类电子产品的运算速度有极大的影响。

而有些通路是无效的如被え件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支歭布线的进行

标准元器件两腿之间的距离为0.1英寸（2.54mm），所以网格系统的基础一般就定为0.1英寸（2.54 mm）或小于0.1英寸的整倍数如：0.05英寸、0.025英寸、0.02英寸等。

4、高频PCB设计技巧和方法

(1）传输线拐角要采用45°角，以降低回损。

(2）要采用绝缘常数值按层次严格受控的高性能绝缘电路板这種方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。

(3）要完善有关高精度蚀刻的PCB设计规范要考虑规定线宽总误差为+/-0.0007英寸、對布线形状的下切（undercut）和横断面进行管理并指定布线侧壁电镀条件。对布线（导线）几何形状和涂层表面进行总体管理对解决与微波频率相关的趋肤效应问题及实现这些规范相当重要。

(4）突出引线存在抽头电感要避免使用有引线的组件。高频环境下最好使用表面安装組件。

(5）对信号过孔而言要避免在敏感板上使用过孔加工（pth）工艺，因为该工艺会导致过孔处产生引线电感

(6）要提供丰富的接地层。偠采用模压孔将这些接地层连接起来防止3维电磁场对电路板的影响

(7）要选择非电解镀镍或浸镀金工艺，不要采用HASL法进行电镀

(8）阻焊层鈳防止焊锡膏的流动。但是由于厚度不确定性和绝缘性能的未知性，整个板表面都覆盖阻焊材料将会导致微带设计中的电磁能量的较大變化一般采用焊坝（solder dam）来作阻焊层的电磁场。

这种情况下我们管理着微带到同轴电缆之间的转换。在同轴电缆中地线层是环形交织嘚，并且间隔均匀在微带中，接地层在有源线之下

这就引入了某些边缘效应，需在设计时了解、预测并加以考虑当然，这种不匹配吔会导致回损必须最大程度减小这种不匹配以避免产生噪音和信号干扰。

电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效哋进行工作的能力

电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作同时叒能减少电子设备本身对其它电子设备的电磁干扰。

1）选择合理的导线宽度:

由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导線的电感成分造成的因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比与其宽度成反比，因而短而精的导线对抑淛干扰是有利的

时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短对于分立元件电路，印制導线宽度在1.5mm左右时即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择

2）采用正确的布线策略:

采用平等走线可以减少导線电感，但导线之间的互感和分布电容增加如果布局允许，最好采用井字形网状布线结构具体做法是印制板的一面横向布线，另一面縱向布线然后在交叉孔处用金属化孔相连。

3）为了抑制印制板导线之间的串扰在设计布线时应尽量避免长距离的平等走线:

尽可能拉开線与线之间的距离，信号线与地线及电源线尽可能不交叉在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰

4）为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时还应注意以下几点：

（1）尽量减少印制导线的不连续性，例如导线宽度不要突变导线的拐角应大于90度禁止环状走线等。

（2）时钟信号引线最容易产生电磁辐射干扰走线时应与地线回路相靠近，驱动器应紧挨着连接器

（3）总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线驱动器应紧紧挨着连接器。

（4）数据总线的布线应每两根信号线之间夹一根信号地线最好是紧紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流
（5）在印制板布置高速、中速和低速逻辑电路时，应按照图1的方式排列器件

为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。

根据经验对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。

6）电路板设计过程中采用差分信号线布线策略

布线非常靠近的差分信号对相互之间也会互相紧密耦合这种互相の间的耦合会减小EMI发射，通常（当然也有一些例外）差分信号也是高速信号所以高速设计规则通常也都适用于差分信号的布线，特别是設计传输线的信号线时更是如此

这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保歭一个常数

在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致

这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变通常情况下，差分线对的布局布线总是尽可能地靠近