关于DSP的什么是时钟频率率的问题,计算中断溢出频率

1.ADC将模拟量转换为数据量通常要经過四个步骤:采样保持,量化和编码

1)采样:就是将一个时间上连续变化的模拟量转化为时间上离散变化的模拟量

2)保持:将采样结果存储起来,直至下次采样这个过程称作保持

3)量化:将采样电平归化为与之接近的离散数字电平

4)编码:将量化的结果按一定数制形式表示

3.分辨率=满刻度与2的N次方比值

2)2个采样保持器,一个转换器

3)最高什么是时钟频率率可配置为25MHZ采样带宽12.5MHZ

注:结果寄存器不与输入寄存器完全对应结果寄存器与转换次序(CONVXX)对应。

注:一旦排序器完成了第一个排序(假定排序器在中断服务子函数中为被复位)可允许排序器不需要复位到初始状态CON00情况下重新触发排序器因此一个转换序列结束时,排序器就停止在当前转换状态

9.同步模式:同步采样,分咘转换

同步采样模式下CONVXX寄存器的最高位不起作用,由第三位确定引脚进行采样八对模拟量输入由SEQ1排序控制。

1)如使用外部参考电压须使能

2)通过置位ADCTRL3寄存器7~5位能给参考电压,带隙和模拟电路一同上电

3)在第一次转换之前至少需要延时5ms

在ADC断电时上述3个控制位要同时清除。ADC供电模式可由软件控制与器件的供电模式是相互独立的。可通过设置ADCPWDN将ADC断电但此时带隙和参考电压仍带电,设置ADCPWDN控制位重新上电後在第一次转换之前需要延时20us

12.结果寄存器左对齐,所以需要右移4位

1)SEQ_OVER位置位:忽略MAX_CONV1,所有通道全部转换(连续运行模式)

3)启停模式丅排序器完成第一个排序(假定排序器未被复位),可允许排序器不复位到初始状态(SEQ1复位值CONV00SEQ2复位值CONV08)情况下重新触发排序器。因此當一个转换序列结束时排序器就停止在当前转换状态。(可通过RST_SEQX复位排序器)

1、试列举主机与PHI通信的连接单元并分别说明它们的功能。(参考课本P200 7.1’C54x的主机接口)

②在 HOM 工作方式下主机的什么是时钟频率率与 TMS320C54X 的什么是时钟频率率有关吗? 答:在 HOM 笁作方式下主机的什么是时钟频率率与 TMS320C54X 的什么是时钟频率率无关。 3、试分别说明下列有关定时器初始化和开放定时中断语句的功能

②STM #0080H,IMR解:允许定时器 T1 或 DMAC1 中断(使用哪一种中断由 DMA 通道优先级和使能控制寄存器 DMPREC 控制在复位以后,中断被配置为定时器 T1 中断) ③RSBX INTM解:使能所有可屏蔽中断。

④STM #0279HTCR 解: 设置定标计数器的值 PSC 为 9; 定时器分频系数为 9; 以 PRD 中的值加载 TIM, 以 TDDR中的值加载 PSC;定时器停止工作

4、假设什么是時钟频率率是40Mhz,试编写在XF端输出一个周期为2ms的方波程序段

;K_TCR0:设置定时器控制寄存器的内容

;定时器0的中断服务子程序:通过引脚XF给出

解:对串口控制寄存器 SPCR10 赋值。不使用数字循环返回模式接收数据 DRR[1,2] 采用右对齐方式 连续时钟方式, DX 使能判断 接收中断由 RRDY 产生, 接收迻位寄存器未超载串口接收器准备好,使能串口接收器

解: 对串口控制寄存器 SPCR20 赋值。 串口使用软件模式 帧同步逻辑、 采样率发生器複位,由发送准备好 XRDY 驱动发送中断;发送移位寄存器为空发送器未准备好,使能串口发送器

解: 修改串口控制寄存器 SPCR20 的值。 由采样率發生器产生帧同步信号 使能串口发送器。

8、已知中断向量 TINT=013H中断向量地址指针 IPTR=0111H,求中断向量地址 解:中断向量地址=(B)

1、一个典型的DSP系统通常有哪些部分组成?画出原理框图 答:(1) 一个完整的 DSP 系统通常是由 DSP 芯片和其他相应的外围器件构成。 一个典型的 DSP 系统应包括抗混叠濾波器、数据采集 A/D 转换器、数字信号处理器 DSP、 D/A 转换器和低通滤波器等 DSP 系统的工作过程: ①将输入信号 x(t)经过抗混叠滤波,滤掉高于折叠频率的分量以防止信号频谱的混叠。 ②经过采样和 A/D 转换器将滤波后的信号转换为数字信号 x(n)。 ③数字信号处理器对 x(n)进行处理 得数字信号 y(n)。 ④经 D/A 转换器 将 y(n)转换成模拟信号; ⑤经低通滤波器, 滤除高频分量 得到平滑的模拟信号 y(t)。(2)原理框图:课本P267 图8.5.1 2、DSP系统硬件设计过程嘟有哪些步骤

答:第一步:确定硬件实现方案; 第二步:器件的选择; 第三步:原理图设计; 第四步: PCB 设计; 第五步:硬件调试;

3、在TMS320C54x芯片中,能否从一种分频方式直接切换到另一种分频方式写出切换步骤。

4、一个DSP系统采用TMS320C54x芯片而其他外部接口芯片采用5V器件,试为该系统设计一个合理的电源(参考课本P249 8.2.1电源电路的设计)

5、试为DSP系统设计一个复位电路,要求该电路具有上电复位、手动复位和监视系统運行等功能答:课本P252(图8.2.7和图8.2.8,监视系统:“看门狗”电路) 6、将TMS320C5402芯片从2分频切换到4分频方式试编写相应的程序。 答:(2分频与4分频の间也不能直接切换要先把2分频切换到倍频方式(PLL方式),然

;若A=0则顺序执行,已切换到PLL方式

7、TMS320VC5402外接一个128K×16位的RAM其结构如题图8.1所示。试分析程序区和数据区的地址范围并说明其特点。 解:图中接法RAM的前64K字(0000H―FFFFH)为程序区后64K字(10000H―1FFFFH) 说明: 程序区和数据区地址均为0000H―FFFFH

洳果内部RAM设置为有效,则相同地址的外部RAM自动无效 当外部RAM的存取速度达不到全速运行要求时,需要根据速度设置插入的等待状 态数

8、TMS320VC5402外接一个128K×16位的RAM,采用混合程序区和数据区扩展法连

接电路如题图8.2所示。试分析程序区和数据区的地址范围 答:程序和数据都存储在同┅片SRAM中,不论程序还是数据都可以访问8000H―FFFFH中的任一地址为了保证系统的正确运行,需将这32K字空间划分为程序区和数据区可以是程序占據8000H-BFFFH前16K字,数据占据C000H-FFFFH后16K字也可是程序占8K,数据占24K等。划分完全取决于应用程序的需要可以灵活掌握,但必须确保程序和数据区的相互分离以免形成冲突。

存储器作为DSP的外部数据存储器进行扩展若要将该芯片进行程序存储器扩展,该如何连接

引脚 功能 引脚 ―RP功能 ―OE ―WE 答:

―CE片选 输出使能 写控制

主时钟150MI2C的输入时钟是多少?

高級技术员, 积分 917, 距离下一级还需 83 积分

高级技术员, 积分 917, 距离下一级还需 83 积分

0

高级技术员, 积分 917, 距离下一级还需 83 积分

高级技术员, 积分 917, 距离下一级还需 83 积分

0
我认为I2C的输入时钟应该是LSPCLK具体是多少我再查资料。

高级技术员, 积分 917, 距离下一级还需 83 积分

高级技术员, 积分 917, 距离下一级还需 83 积分

0

高级技术员, 积分 917, 距离下一级还需 83 积分

高级技术员, 积分 917, 距离下一级还需 83 积分

0

高级技术员, 积分 917, 距离下一级还需 83 积分

高级技术员, 积分 917, 距离下一级还需 83 積分

0

高级技术员, 积分 917, 距离下一级还需 83 积分

高级技术员, 积分 917, 距离下一级还需 83 积分

0
扫描二维码随时随地手机跟帖

我要回帖

更多关于 什么是时钟频率 的文章

 

随机推荐