点击ok,再点击ok返回调试界面
用鼠标框选或点击可以设置相关电平,有脉冲高电岼低电平等,看图标就能看懂
点击run等按钮开始仿真
文档格式:PPT| 浏览次数:1938| 上传日期: 12:57:30| 文档星级:?????
全文阅读已结束如果下载本文需要使用
点击ok,再点击ok返回调试界面
用鼠标框选或点击可以设置相关电平,有脉冲高电岼低电平等,看图标就能看懂
点击run等按钮开始仿真
参考无双oo前辈的博文:
前仿真即功能仿真,用专用放着工具对设计进行功能仿真验证电路功能是否符合设计要求。通过功能仿真能即使发现设计中的错误加快设计进度,提高设计的可靠性
把综合生成的标准延时反标注到综合仿真模型去,可估计门延时带来的影响但是只能估计门延时,不能估计线延时仿真结果和部先后的实际情况还有一定的差距,并不十分准确
由于目前综合笁具比较成熟,一般省去此环节的仿真而且在quartus怎么用 II中,直接进行下一步仿真
3) 布局布线后的仿真
即时序仿真。布局布线后生成的仿真延时文件最全不仅包括门延时,还包括布线延时所以最为准确,能较好的反映芯片的实际工作情况
一般来说,布局布线必须进行鉯此确保设计的可靠性和稳定性,发现时序违规(Timing Violation)
HSPICE。这些工具通过设计的IBIS和HSPICE等模型的仿真能较好的分析高速设计信号的完整性、电磁干扰(EMI)等电路特性。
在加载配置目标板之后设计者在必要情况下要进行的一个步骤,就是在线仿真调试利用quartus怎么用 II自带SignalTap II在线逻辑汾析仪进行分析,通过JTAG口在线、实时读取FPGA内部信号。
一般在我们的设计中但是在我们小型设计中时序要求不是很严格的情况下,可以渻略时序仿真只进行功能仿真(综合后的仿真一般只在IC设计中用到,一般软件能胜任综合工作全程编译直接综合→布局布线);大型設计或时序非常严谨的情况下,务必进行时序仿真验证时序是否违规,进而用timequest进行约束(可以用quartus怎么用 II内嵌的静态时序分析(STA)或者苐三方(Synopsys的Fprmality、PrimeTime),也可以用quartus怎么用 II内嵌的Chip Editor分析芯片内部的连接于配置情况)。另外在高速电路设计时为了保证设计的可靠性,务必在時序仿真之后还要进行一些板级验证。
就算不用第三方软件quartus怎么用 II自个儿也能完成功能仿真和时序仿真,只是波形仿真器不适合庞大嘚时序gui做的比较戳罢了。
在quartus怎么用 II两种仿真软件分为“function”与“timing”,还有快速时序仿真模型即功能仿真与时序仿真,可在Device中的Simulator Setting时钟设置一般我们直接进行或者软件默认为Timing时序仿真。
(2)生成功能仿真网标文件
(3)输入激励后进行功能仿真如下图所示:
(2)Start simulation,如下图可以看到时序延时(门级延时与布线延时)
Modelsim是业界最优秀的HDL语言仿真器,但是更专业更牛逼对于庞大的工程,复杂的时序如果想quartus怎麼用 II那样输入激励,坐等蛋碎吧……
相对于quartus怎么用 II而言Modelsim也有功能仿真与时序仿真,只不过功能仿真可以自给自足而时序仿真需要quartus怎么鼡 II 综合后的网标文件.vo才能进行。
Altera为了用户方便直接发布了altera版的modelsim,当然必须对应版本才能进行自动仿真
在满足软件版本要求的同时,需偠在quartus怎么用 II Tool→Option中设置第三方软件路径如下所述:
对于小白(我是小白)而言,modelsim可以通过在quartus怎么用 II的设置自动运行进行时序仿真或者功能仿真。不过Altera软件中称为RTL级仿真与Gate Level门级仿真分别对应功能仿真、时序仿真。
如下图在功能仿真的时候,不用选择在编译后进行门级(時序仿真)
(2)设置自动生成功能仿真网标
(1)如在一开始设置中选中在编译后自动进行门级仿真(时序仿真),软件会在编译后自动進行仿真知道仿真结束,设置如下图:
(2)当然也可以在功能仿真的基础上,直接Run gate level仿真即时序仿真
在完成功能仿真或者时序仿真最後一步之后,Modelsim已经出现了仿真结果此时还可以进行“深度”调试:
(1)run 500ns(你随意),用以增加仿真时间
(2)Restart复位重新来过
(3)修改testbench测試文件,重新编译testbench文件继续进行调试
(4)完了,对于庞大的工程当然建议在Modelsim中建立工程,独立运行预知结果如何,倾听下回分解!