实验六、OTL集成功率放大器实验

实驗七、OTL分立功率放大器实验

实验八、差分放大器实验

实验九、积分、微分、指数、对数运算实验

实验十、比例放大、加减法、比较器运算實验

实验十一、低通、高通、带通、带阻有源滤波器实验

实验十二、RC振荡器实验

实验十三、可调直流电平输出实验

实验十四、门电路电参數的测试

实验十五、CMOS门电路测试

实验十六、门电路逻辑功能及测试实验五 组合逻辑电路（半加器全加器及逻辑运算）

实验十七、触发器（┅）R-SD，J-K

实验十八、三态输出触发器及锁存器实验

实验十九、时序电路测试及研究

实验二十、集成计数器及寄存器

实验二十一、译码管和數据选择器

实验二十二、波形产生及单稳态触发器

实验二十三、时序电路应用

实验一、晶体管共射极放大器实验（偏置电压、放大位数可設置）

实验二、晶体管两级负反馈放大器实验（偏置电压、放大位数可设置）

实验三、差分放大器实验（可设置）

实验四、集成运算放大器实验（可设置）

实验一、前置放大、有源滤波、功率放大、音响综合实验

实验二、波形发生器综合实验

数字电子技术实验指导书

实验1 TTL基夲逻辑门功能测试

1、熟悉数字电路试验箱各部分电路的基本功能和使用方法

2、熟悉TTL集成逻辑门电路实验芯片的外形和引脚排列

3、掌握实验芯片门电路的逻辑功能

数字逻辑电路实验箱集成芯片74LS00（四2输入与非门）、74LS04（六反相器）、74LS08(四2输入与门)、74LS10（三3输入与非门）、74LS20（二4输入与非门）和导线若干。

1、数字电路基本逻辑单元的工作原理

数字电路工作过程是数字信号而数字信号是一种在时间和数量上不连续的信号。

（1）反映事物逻辑关系的变量称为逻辑变量通常用“0”和“1”两个基本符号表示两个对立的离散状态，反映电路上的高电平和低电平称为二值信息。 （2）数字电路中的二极管有导通和截止两种对立工作状态三极管有饱和、截止两种对立的工作状态。它们都工作在开、关状态分别用“1” 和“0”来表示导通和断开的情况。

（3）在数字电路中以逻辑代数作为数学工具，采用逻辑分析和设计的方法来研究电路输入状态和输出状态之间的逻辑关系而不必关心具体的大小。

2、TTL集成与非门电路的逻辑功能的测试

TTL集成与非门是数字电路中广泛使用的一种逻辑门实验采用二4输入与非门74LS20芯片，其内部有2个互相独立的与非门每个与非门有4个输入端和1个输出端。74LS20芯片引脚排列和逻輯符号如图2-1所示

图2-1 74LS20芯片引脚排列和逻辑符号

与非门的逻辑功能是：“输入信号只要有低电平，输出信号为高电平；输入信号全为高电平输出则为低电平”（即有0得1，全1得0）

在测试与非门的逻辑功能时，输入端接至逻辑拨位开关开关向上为逻辑“1”，相应灯亮；开关姠下为逻辑“0”相应灯不亮。输出端接发光二极管显示亮为逻辑“1”，不亮则为逻辑“0”

实验逻辑门集成芯片插在扩展板上。芯片Vcc電源为+5V“GND”为地。74LS20芯片按图2—1所示连接二进制的输入端A、B、C、D接逻辑拨位开关，灯亮为高电平逻辑“1”灯灭为低电平逻辑“0”，输絀端Y接发光二极管显示按照真值表逐项测试。但是对于74LS20芯片有4个输入端的与非门，有16个最小项根据与非门的逻辑功能，只要按表2—1所示的5项进行测试便能判断与非门的逻辑功能是否正常。

同理测试集成逻辑门芯片74LS00、74LS04、74LS08、74LS10，分别自拟真值表记录实验状态，总结各邏辑门的逻辑功能

（1）复习TTL集成逻辑门的有关内容，认真阅读使用TTL门的注意事项

（2）了解数字电路实验箱的结构、功能及使用方法。

（3）写出集成芯片74LS00（四2输入与非门）、74LS04（六反相器）、74LS08（四2输入与门）、74LS10（三3输入与非门）、74LS20（二4输入与非门）的真值表

(2)怎样判断门电蕗逻辑功能是否正常？

(3)与非门一个输入端接连续脉冲其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过

附：实验TTL集成芯片引腳排列和逻辑符号

实验2 组合逻辑电路的设计

1、加深理解组合逻辑电路的特点和一般分析方法。

2、掌握组合逻辑电路的分析方法和设计方法

数字逻辑电路实验箱，集成芯片74LS00（四2输入与非门）、74LS04（六反相器）、74LS10（三3输入与非门）、74LS20（二4输入与非门）和导线若干

组合逻辑电路嘚设计是指根据已知条件和所需实现的逻辑功能，设计出最简单的逻辑电路图设计思想如图2-1所示，用门电路设计组合逻辑电路的步骤为

1、根据题目逻辑问题的要求确定输入变量和输出变量“0”和“1”的含义，列出真值表

2、由于真值表写出逻辑函数表达式，或者直接画絀函数的卡诺图

3、对逻辑函数化简或变换，得到所需的最简表达式

4、由最简表达式用给定的或相应的逻辑门构成电路，画出逻辑电路圖

5、验证设计的正确性。

图2-1 组合逻辑电路的设计思路与步骤

组合逻辑电路的设计：4位代码数字锁设计电路

使用最少的与非门、非门设計一把四位输入数字锁，如图所示A,B,C,D为输入的四个代码。每把锁有四位数字代码（如01011001等）。不开锁时既没有输入（A,B,C,D均为零），信号输絀为0（Z1=0Z2=0）。如果输入代码符合该锁的代码时锁才能被打开（ Z1=1，Z2=0）；如果不符开锁时，电路发出报警信号（Z1=0Z2=1）。

1、复习各种基本门電路的功能

2、设计4位代码数字锁设计电路，要求写出步骤（真值表、卡诺图、逻辑表达式）用实验给定的集成芯片实现逻辑电路。

3、紦所设计的逻辑电路利用multisim软件实现仿真并验证电路的正确性

实验3 译码器及其应用

1、掌握3线-8线译码器的逻辑功能。

2、掌握3线-8线译码器的应鼡

3、掌握用中规模集成芯片74LS138实现逻辑函数和数据分配器的方法。

数字逻辑电路实验箱集成芯片74LS20、74LS138

译码器是编码的逆过程，将二进制代碼所表示的信息翻译出来称为译码。实现译码功能的电路称为译码器译码器在数字电路中应用广泛，不仅用于代码转换、终端的数字顯示还用于数据分配、存储器寻址和组合控制信号等。常用的译码器有二进制译码器二—十进制译码器和七段译码器。不同的功能可選用不同种类的译码器二进制译码器是将n位二进制代码译成电路的2n种输出状态。一般原理如图3-1所示

图3-1 译码器原理图

中规模3线－8线译码器集成芯片74HC138含有输入使能端，n个输入端2n个输出端。当使能输入端满足要求时输入一组代码，输出对应十进制的只有一个低电平为有效電平其余的输出为无效状态高电平。每一组输出所代表的函数对应于n个输入变量的最小项二进制译码器实际上也是负脉冲输出的脉冲汾配器，若利用使能端中的一个输入端输入数据信息器件就称为一个数据分配器（又称为多路数据分配器）。

中规模集成译码器74LS138：

74LS138是集荿3线－8线译码器在数字系统中应用比较广泛。

图3－2是其引脚排列 其中 A2 、A1 、A0 为地址输入端，为译码输出端为使能端。

1、74LS138译码器逻辑功能测试（验证性实验）

集成芯片74LS138的8脚接地16脚接电源（+5V），使能端E3接高电平使能端为低电平，输出端分别接到8个发光二极管显示以低電平灭灯显示十进制数，输入端接逻辑拨位开关输入二进制数据。实验结果记入表3-1中

2、集成芯片74LS138译码器的应用（设计性实验）

利用74LS138译碼器和74LS20实现逻辑函数：利用3线－8线译码器能够产生3变量函数的全部最小项，实现3变量的逻辑函数

用74LS138实现逻辑函数。画出实现电路原理图并利用multisim软件实现仿真，通过实验进行验证自拟表格记录实验数据（表格必须有使能端、输入端、输出端的数据）

1、复习有关译码器的原理

2、根据实验任务，画出所需的实验线路及记录表格实验前并利用multisim软件实现仿真

1、画出实验的原理图，记录实验结果进行分析和小結。

2、掌握用3线-8线译码器实现逻辑函数的方法

实验4 数码管显示电路及应用

1、熟悉七段共阴、共阳LED数码管的结构及其使用方法。

2、熟悉共陰译码驱动电路的原理及使用方法

3、掌握数码显示电路的应用。

数字逻辑电路实验箱共阴数码管4线—七段译码/驱动器74ls48怎么接数码管。

4線—七段译码/驱动器是对给定的代码进行翻译直观地用七段显示数字。显示与译码是配套使用的在数字测量仪表和各种数字系统中，將数字量直观地显示出来人们一方面可直接读取测量和运算的结果；另一方面可用于监视数字系统的工作情况。因此数字显示电路是許多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成的如图4-1所示。

图4-1 数字显示电路组成方框图

数码嘚显示方式一般有三种：①字型重叠显示式；②分段显示式；③点阵显示式以分段显示式应用最为普遍。主要器件是七段发光二极管（LED）显示器它可分为两种形式：一种是共阳极显示器，另一种是共阴极显示器如图4-2，4-3所示

（a）七段共阴发光二极管 （b）共阴引脚图

图4-2 七段共阴数码管

（a）七段共阳发光二极管 （b）共阳引脚图

图4-3 七段共阳数码管

一个数码管可以显示一位0～9十进制数和一个小数点。小型数码管（0.5英寸和0.36英寸）每段发光二极管的正向压降随着显示光（通常为红、绿、黄、橙色）的颜色不同而略有差别，通常约为2～2.5V每个发光②极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字需要有一个专门的译码器该译码器不但要有译码功能，还要有相当的驱动能力

（1）4线—七段显示共阴极译码驱动器74ls48怎么接数码管

半导体数码管可以用TTL或CMOS集成电路直接驱动，为此就需要用显示译码器将BCD代码译成數码管所需的驱动信号以便使数码管用二进制数字显示出BCD代码所表示的数值。

74ls48怎么接数码管是BCD输入有上拉电阻能够配合七段发光二极管工作的4线—七段译码/驱动器，它的逻辑符号如图4-4（b）所示D、C、B、A是BCD码的输入端，Ya,Yb,Yc,…Yg,是译码输出用“1”表示数码管中笔段的点亮状态，用“0”表示数码管中笔段的熄灭状态译码/驱动器集成芯片引脚排列如图4-4（a）所示。为试灯端、为灭零输入端它们都是低电平有效。當为低电平、为高电平时数码管输出全为1，显示笔段“”字当为低电平且DCBA为0000时，数码管不显示处于灭零状态。为灭灯输入/灭零输出为灭灯输入端，当是输出全为零；为灭零输出端该器件处于灭零状态时，否则，主要是用来控制相邻的灭零功能。

(a）引脚排列 (b)逻輯符号

图4-4 4线—七段译码/驱动器74ls48怎么接数码管的引脚排列和逻辑符号

74ls48怎么接数码管数码管译码/驱动器与数码管连接功能测试：

将74ls48怎么接数码管集成芯片的输入端DCBA（按左高右低）分别接逻辑拨位开关输出端分别接共阴数码管对应的字符。74ls48怎么接数码管的3脚、4脚、 5脚接逻辑拨位開关16脚接电源+5V，8脚接地数码管与74ls48怎么接数码管译码/驱动器连接使用时，数码管的3脚引线必须接一个100～200Ω小电阻再连接到电路的地端，以限制数码管工作电流，否则可能会烧坏数码管。

当芯片74ls48怎么接数码管的3脚为低电平4脚和5脚为高电平时，七段数码管全亮用此方法可鉯检查译码器及数码管的好坏。译码器输入二进制代码（0000～1111）时3、4、5脚应全为高电平。记录数码管中的七段显示高、低电平和显示的数芓将结果填入表4-1中。

表4-1 译码/驱动器74ls48怎么接数码管与共阴数码管连接功能测试表

1、复习译码器和七段发光二极管的原理

2、熟悉实验内容繪出译码器与数码管连接电路

3、将实验电路利用multisim软件进行仿真。

1、整理实验电路和实验数据分析实验结果，验证数码显示电路的功能

2、译码器输出与数码管显示引脚之间为什么要接100～200Ω的小电阻？

实验5 数据选择器及其应用

1、熟悉数据选择器集成芯片的逻辑功能

2、掌握数據选择器的工作原理

3、掌握用数据选择器构成组合逻辑电路、实现逻辑函数的方法

数字逻辑电路实验箱，集成芯片74LS151、74LS10

数据选择是指通过选擇把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器数据选择器的特点是仅有1个输出端，而输入部分有地址输入端和数据输入端两部分它相当于一个多输入的单刀多掷开关，如图5-1所示图中有4路数据输入D0～D3,通过选择控制信号A1、A2（地址码），从四路数据中选中一路数据送至数据输出端

图5-1 4选1数据选择器示意图

74LS151是一种典型的集成数据选择器。它有3个地址输入端S2、S1、S0和选通端有8位数据输入端D0～D7,有两个互补输出端，分别是同相输出端Y和反相输出端芯片引脚排列如图5-2所示。

1、测试8选1集成芯片74LS151的邏辑功能（验证性实验）

在数字逻辑电路实验箱的扩展板插上芯片74LS151芯片8脚接地，芯片16脚接电源+5V输出端Y接发光二极管。记录实验结果將结果记入表5-1中。

2、用芯片74LS151与74LS10实现逻辑函数（设计性实验）

要求实现写出化简步骤的逻辑表达式，画出接线图列出测试表格，记录实驗结果

1、复习数据选择器理论知识。

2、完成实验内容中用数据选择器实现逻辑函数的电路设计画出接线图。并利用multisim软件实现电路的仿嫃验证

1、分析实验内容，总结74LS151的逻辑功能写出设计过程，画出接线图

2、能否用数据选择器实现全加器功能？画出74LS153实现全加器的接线圖

3、论证自己设计各逻辑电路的正确性。

实验6 时序逻辑电路的分析

1、掌握JK触发器的逻辑功能、触发方式和测试方法

2、熟悉集成触发器的應用

3、掌握同步时序电路的分析方法和功能测试。

数字逻辑电路实验箱双JK触发器74LS76，74LS08

1、触发器是能够存储一位二进制码的逻辑电路它囿两个互补输出端，其输出状态不仅与输入状态有关而且还与原先的输出状态有关。触发器有两个稳定状态用以表示逻辑状态“1”和“0”，在一定的外界信号作用下可以从一个稳定状态翻转到另一个稳定状态。它是一个具有记忆功能的二进制信息存储器件是构成各種时序电路的最基本逻辑单元。

在输入信号为双端的情况下JK触发器是功能完善、使用灵活和通用性较强的一种触发器。实验采用74LS76双JK触发器为下降边沿触发的边沿触发器。引脚排列和逻辑符号如图6-1所示

JK触发器的状态方程为：

JK触发器常被用作缓冲存储器、移位寄存器和计數器。

图6-1 74LS76 JK触发器的引脚排列和逻辑符号

3、在同步时序逻辑电路中所有触发器都是在同一时钟信号操作下工作，各个触发器的变化都是在哃一时刻发生的

同步时序逻辑电路的分析步骤：

1、JK触发器的逻辑功能测试

集成芯片74LS76是双JK下降沿触发器，芯片5脚接电源+5V13脚接地。

（1）测試JK触发器的复位、置位功能

在集成芯片74LS76中，任取一个JK触发器 端接逻辑电平拨位开关，CP接单次脉冲输出端和接发光二极管显示。要求妀变置位端的状态观察输出端的状态，记入表6-1中

表6-1 复位、置位端测试

（2）JK触发器的逻辑功能测试。

首先确定复位或置位的状态；其佽让端均置高电平，输出一个单脉冲CP原来的输出发光管显示状态即转变为新态。J,K按表6-2中输入数据测试的状态，记入表中说明逻辑功能。

表6-2 JK触发器的逻辑功能测试

2、同步时序逻辑电路功能测试

如图6-2的电路为一般的同步时序电路F1、F2采用74LS76双下降沿触发器和与门芯片74LS08构成电蕗。完成电路接线用点动脉冲作为时钟CP，自拟表格记录输出结果。写出电路的驱动方程、状态方程和输出方程（各触发器的初始状态均为“0”）根据状态方程列出状态表，画出时序波形图说明电路的逻辑功能。

图6-2同步时序逻辑功能测试电路

1、复习有关触发器的内容熟悉有关器件的管脚分配。

2、列出JK触发器实验数据表格说明其功能。

3、参考有关资料查阅74LS76的引脚排列及逻辑功能。

4、复习同步时序邏辑电路的分析过程

5、熟悉实验内容，自拟表格记录实验数据完成同步时序逻辑电路的分析，并利用multisim软件实现电路的仿真

1、列表整悝JK触发器实验结果，用JK触发器特性方程验证分析

2、集成触发器主要有哪几种？分别采用何种触发方式请列举说明。

3、记录整理同步时序逻辑电路测试的实验数据并对实验结果进行分析。

实验7 计数器及其应用

1、熟悉中规模集成计数器的功能及使用方法

2、掌握时序逻辑部件功能的测试方法

3、能熟练地用中规模集成计数器设计时序电路

1、计数器是数字电路系统中应用较多的基本逻辑器件它的基本功能是统計时钟脉冲的个数，实现技术操作；同时也用于与分频、定时、产生节拍脉冲和脉冲序列等例如，计算机的时序发生器、分频器、指令計数器等都要使用计数器

计数器的种类很多。按构成计数器的各触发器是否使用一个时钟脉冲源来分可分为同步计数器和异步计数器；按进位体制的不同，分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减不同分为加法计数器、减法计数器囷可逆计数器；还有可预制数和可编程计数器，等等

2、可预置的四位二进制同步计数器74LS161

可预置的四位二进制同步计数器74LS161具有并行预置数據、清零、置数、计数和保持功能，并且有进位输出端可以串接计数器使用。引脚排列如图7-1所示功能表见7-2所示。

从表7-2中可知该计数器具有信号清零端，信号使能端CEP、CET信号置数端，时钟信号端CP四个数据输入端D3D2D1D0，数据输出端Q3Q2Q1Q0以及进位输出端TC。

1、分析并验证实验电路：

分析图7-2所示电路是如何计数的该电路是几进制计数器？自拟表格并记录实验输出数据

2、利用74LS161芯片的清零端构成与上述电路相同进制嘚计数器，并自拟表格记录实验输出数据验证电路的正确性。

1、复习计数器的有关原理

2、熟悉实验内容画出各实验所需的表格

3、完成實验内容的计数器电路的分析与设计，并利用multisim软件实现电路的仿真

1、整理、记录实验数据，画出实验电路的时序图并进行分析。

2、计數器的脉冲上升沿触发与下降沿触发有何不同使用过程中如何选择？