2. 观察输出信号与数据输入端的关系验证4位数据比较器设计的正确性。

二进制比较器是提供关于两个二进制操作数间关系信息的逻辑电路两个操作数的比较结果有三种凊况：A 等于 B、A 大于 B 和 A 小于 B。

四位二进制比较器74LS85的引脚图如图2-29所示其真值表如表2-4所示。

2．写出预期电路的VHDL代码

3．将VHDL文件包含进工程并编譯。

4．仿真电路来检测其功能

6．重新编译并将其下载进FPGA芯片中。

文件名必须与VHDL文件中的设计实体名保持一致

总结：这次课程设计虽然茬功能上完全实现了课题的要求,即实现了数据比较器的全部要求,但是相应的不足之处还应该考虑到。虽然是细节问题,但往往可以决定成败,試着理解程序