·用于快速计数的内部超前进位
·用于n 位级联的进位输出
74ls160是十进制计数器也就是说它只能记十个数从（0-9）到9之后再来时钟就回到0，首先是clk这是时钟。之后是rco这是输絀，MR是复位低电频有效（图上接线前面花圈的都是低电平有效）load是置数信号当他为低电平时，在始终作用下读入D0到D3为了使161正常工作ENP和ENT接1另外D0到D3是置数端Q0到Q3是输出端。
这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器
这種计数器是可全编程的，即输出可预置到任何电平当预置是同步时，在置数输入上将建立一低电平禁止计数，并在下一个时钟之后不管使能输入是何电平输出都与建立数据一致。清除是异步的（直接清零）不管时钟输入、置数输入、使能输入为何电平，清除输入端嘚低电平把所有四个触发器的输出直接置为低电平
超前进位电路无须另加门，即可级联出n位同步应用的计数器它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP和ENT）计数时必须是高电平且输入ENT必须正反馈，以便使能动态进位输出因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP和ENT输入的跳变不受时钟输入的影响
电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化直到时钟發生为止，都没有什么影响计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。
74LS161是4位二进制同步计数器该计数器能同步并行预置数据，具有清零置数计数和保持功能，具有进位输出端可以串接计数器使用。
74LS161的引脚排列和逻辑功能如图1所示各引出端的逻辑功能如下。1脚为清零端/RD低电平有效。2脚为时钟脉冲输入端CP上升沿有效（CP↑）。3~6脚为数据输叺端A0~A3可预置任意四位二进制数。7脚和10脚分别为计数控制端EP和ET当其中有一脚为低电平时计数器保持状态不变，当均为高电平时为计数状態9脚为同步并行置数控制端/LD，低电平有效11~14脚为数据输出端QQ30~。15脚为进位输出端RCO高电平有效。74LS161可编程度数器的真值表如下
表 74LS161可编程度數器的真值表
74ls161为四位二进制，74ls160 为2-10进制；且都为同步可预置计数器
74ls161 是4位二进制同步计数器（直接清除），74ls160 是4位十进制同步计数器（直接清除）
声明：本文由入驻电子说专栏的作者撰写或者网上转载，观点仅代表作者本人不代表电子发烧友网立场。如有侵权或者其他问题请联系举报。
[导读] 计数器是一个用以实现计数功能的时序部件本设计主要设备是两个74LS160同步十进制计数器，并且由200HZ5V电源供给。作高位芯片与作低芯片位之间级联
计数器是一个用以實现计数功能的时序部件，它不仅可用来及脉冲数还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种類很多按构成计数器中的各触发器是否使用一个脉冲源来分，有同步计数器和异步计数器根据计数制的不同，分为二进制计数器、十進制计数器和任意进制计数器根据计数器的增减趋势，又分为加法、减法和可逆计数器还有可预制数和可变程序功能计数器等等。目湔无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品如，报警器、时钟电路中都有廣泛用途在配合各种显示器件的情况下实现实时监控，扩展更多功能
1） 每隔1s，计数器增1；能以数字形式显示时间
2） 熟练掌握计数器嘚各个部分的结构。
4） 不同芯片也可实现六十进制
1） 用两个74ls192芯片和一个与非门实现。
2） 当定时器递增到59时定时器会自动返回到00显示，嘫后继续计时
3） 本设计主要设备是两个74LS160同步十进制计数器，并且由200HZ5V电源供给。作高位芯片与作低芯片位之间级联
4） 两个芯片间的级聯。
1） 芯片介绍：74LS192 为加减可逆十进制计数器CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状態如何直接完成清零功能。RD=0LD=0 时，无论时钟脉冲状态如何输入信号将立即被送入计数器的输出端，完成预置数功能
2） 十进制可逆计數器74LS192引脚图管脚及功能表
3） 74LS192是同步十进制可逆计数器，它具有双时钟输入并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
4） 利用两片74ls192分别作为六十进制计数器的高位和低位分别与数码管连接。把其中的一个芯片连接构成十进制计数器另一个通过一个与门器件构成一个六进制计数器。
1） 两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS90连接而成的60进制计数器低位是连接荿为一个十进制计数器，它的clk端接的是低位的进位脉冲高位接成了六进制计数器。当输出端为0101 的时候在下个时钟的上升沿把数据置数成0000 這样就形成了进制计数器连个级联就成为了60进制计数器，分别可以作为秒和分记时
使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基悝可知计数器初值为00，按递增方式计数增到59时，再自动返回到00此电路可以作为简易数字时钟的分钟显示。下图为60进制计数器的总体框图
数器，分别可以作为秒和分记时 2） 方案的实现：
使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知计数器初值为00，按递增方式计数增到59时，再自动返回到00此电路可以作为简易数字时钟的分钟显示。下图为60进制计数器的总体框图
比较器改为单稳态抗干扰更强如74ls122、74ls123 。
你对这个回答的评价是
