1. 写出指令,将一个字节输出到端口25H
2. 写出指令,将一个字从端口1000H输入。
3. 写出指令,分两次将1000从端口1000H输出,先输出低字節,后输出高字节
4. 下列指令经汇编后各是几个字节的指令?
编写一段指令序列功能是轮流交替地测试分别属于两个设备的两个状态寄存器。当测知某个状态寄存器的位0是1则从这个状态寄存器对应的设备读入数据。每读入一个字节对这个状态寄存器进行一次测试如果测嘚位3为1,则停止这个设备的读入再进入轮流测试状态。假设两个状态寄存器的端口地址分别是300H和308H两个输入数据端口分别是302H和30AH,输入数據存入数据存贮器开始地址分别是BUFF1和BUFF2。
6.当采用 输入操作情况下,除非计算机等待数据,否则无法传送数据给计算机
7.在微型机接口中,设備地址选片的方法有哪几种如何选用?
9. 8086 CPU 有 ① 条地址总线,可形成 ② 的存贮器地址空间,可寻址范围为 ③ ;地址总线中的 ④ 条线可用于I/O寻址,形成 ⑤ 的输入输出地址空间,地址范围为 ⑥ ;PC机中用了 ⑦ 条地址线进行I/O操作,其地址空间为
⑧ ,可寻址范围为 ⑨
10.存贮器的每个字节单元占存贮器地址空间的一个地址;相应的,输入输出端口占 地址空间的
11.实现主机与外设之间同步需要解决的基本问题有二,一为 另一为 。
12.主机與外设之间实现数据的输入输出的基本方式有 和 。
13.对于微机而言任何新增的外部设备,最终总是要通过 与主机相接
14.在主机板外開发一些新的外设接口逻辑,这些接口逻辑的一侧应与 相接另一侧与 相接。
15.I/O接口的含义从硬件来说,包括 , ;从软件来说可以悝解为 和 。
16.对于用户而言接口设计的任务就是开发出 和 。
17.需要靠在程序中排入I/O指令完成的数据输入输出方式有
(A)DMA (B)无条件程序直接传送
(C)程序查询控制式 (D)中断方式
18.系统总线是通过 与外设的接口逻辑相连接的,所有 是并联的
19.8086CPU用 指令从端口读入数据,鼡OUT指令
20.在下列指令中,能使80x86CPU对I/O端口进行读/写访问的是:
A) 中断指令 B) 串操作指令 C) 输入/输出指令 D) MOV指令
21.在IBM PC机接口开发中用到某一大規模集成电路芯片其内部占16个I/O端口地址,分配占用300~30FH请设计一个片选信号CS形成电路。
22.IBM PC系统中如果AEN信号未参加I/O端口地址译码,将出现什么问题在没有DMA的某微机系统中,是否存在一样的问题
23. 利用三态门(74LS244)作为输入接口,接口地址规定为04E5H试画出其与8086最小系统总线的連接图。
24. 利用三态门输出的锁存器(74LS244)作为输出接口接口地址规定为E504H,试画出其与8086最大系统总线的连接图若上题中输入接口的bit 4和bit 7同时為0时将DATA为首地址的十个内存数据连续由输出接口输出;若不满足条件则等待,试编写相应的程序段
25.什么是中断?PC机中有那些种类的中斷借助中断机制可实现哪些操作功能?
26.中断向量表的功能是什么详述CPU利用中断向量表转入中断服务程序的过程。
27.简述实模式下可屏蔽中断的中断响应过程
28.如果利用中断方式传输数据,数据是如何传输的中断结构起了什么作用?
29. 根据中断过程的要求设计的一个Φ断系统,大致需要考虑哪些问题?
30. 类型14H的中断向量(即中断服务程序的32位入口地址)存在存储器的哪些单元里?
32. 8259初始化编程是如何开始的順序如何?
33. 设某微机系统要管理64级中断问组成该中断机构时需 片8259。
34. 完全嵌套的优先级排序方式的规则是什么用哪些操作命令且在什么时候设置命令能保证这种优先级排序规则实现?
35. 如设备D1、D2、D3、D4、D5按完全嵌套优先级排列规则设备D1的优先级最高,D5最低若中断请求嘚次序如下所示,试给出各设备的中断处理程序的次序假设所有的中断处理程序开始后就有STI指令,并在中断返回之前发出结束命令
(1)設备3和4同时发出中断请求
(2)在设备3的中断处理程序完成之前设备2发出中断请求
(3)在设备4的中断处理程序完成之后,设备5发出中断请求
(4)以上所有中断处理程序完成并返回主程序后设备1、3、5同时发出中断请求在设备3的中断处理程序完成之前,设备2发出中断请求
36.初始化时设置为非自动结束方式那么在中断服务程序将结束时必须设置什么操作命令?如果不设置这种命令会发生什么现象
37.初始化时設置为自动结束方式,那么中断嵌套的深度可否控制
38.中断服务程序结束时,用RETF指令代替IRET指令能否返回主程序这样做存在什么问题?
39.总结一下在哪些情况下需用CLI指令关中断?在哪些情况下需用STI指令开中断
40. 按中断源处于CPU内部还是外部,中断可分为外部中断和 两类,前鍺又分为
42. 采用DMA方式传送数据时,每传送一个数据就要占用 的时间
43. DMA方式数据传送与程序控制数据传送相比较有何不同之处?
44. 通道程序是由 组荿
B) 通道控制字(或称通道指令);
45. 在以DMA方式传送数据的过程中,由于没有破坏 和 的内容,所以一旦数据传送完毕,主机可以立即返回原程序
46.如果认为CPU等待设备的状态信号是处于非工作状态(即踏步等待),那么,在下面几种主机与设备数据传送方式中, (1) 主机与设备是串行工作的, (2) 主机与设备是并行笁作的, (3) 主程序与外围设备是并行运行的
47.系统总线的发展过程是:从 系统总线开始,经历了 总线又发展为 总线和 总线。
48. RS-232接口是 (1) 接口,咜通常用对 (2) 连接和 (3) 之间的连接,AS-232标准规定采用 (4) 逻辑,其逻辑 “1”电平在 (5) 的范围内,逻辑 “0”电平在 (6) 的范围之内
49.比较8253的方式0与方式4、方式1与方式5有什么区别
50.IBM PC/XT系统中8253的计数器0用于产生实时时钟中断请求信号,中断服务程序如教材第369页程序所示请问8253的计数器0被初始化为什么状态?
51.如50题所述实时时钟中断服务程序中有INT 1CH 指令为用户提供一个出入口,请你编一程序利用这一出入口在屏幕上每隔大约1s更新并显示时间
52.通过8253的计数器0产生中断请求信号,欲在可设最大初值范围内延长产生中断的时间无效的方法是:
A) 初始化时使CR0尽量大;
B) 在OUT0变高之前重置初值;
C) 在OUT0变高之前在GATE0加一触发信号;
D) 降低加在CLK0端的信号频率
53.已知某可编程接口芯片中计数器的口地址為40H,计数频率为2MHz该芯片的控制字为8位二进制数,控制字寄存器的口地址为43H计数器达到0值的输出信号用作中断请求信号,执行下列程序後中断请求信号的周期是 ms。
54.若8253芯片可利用8086的外设接口地址D0D0H~D0DFH试画出电路连接图,加到8253上的时钟信号为2MHz:
(1)若利用计数器01,2分别产苼下列三种信号:
① 周期为10us的对称方波
② 每1s产生一个负脉冲
③ 10s后产生一个负脉冲 ;每种情况下试说明8253如何连接并编写包括初始化在内的程序。
(2)若希望利用8086通过接口控制GATE当CPU使GATE有效开始,20us后在计数器0的OUT端产生一个正脉冲试设计完成此要求的硬件和软件。
55.说明8254的六种笁作方式若加到8254上的时钟频率为0.5MHz,则一个计数器的最长定时时间是多少?若要求10分钟产生一次定时中断,试提出解决方案
56.在IBM PC系统中根据丅列不同条件设计接口逻辑,均利用8253都完成对外部脉冲信号测重复频率的功能。
(1)被测脉冲信号的重复频率在10~1000Hz范围内
(2)被测脉冲信号的重复频率在0.5~1.5Hz范围内。
(3)被测脉冲信号重复频率在10~100Hz范围内
(4)被测是间歇脉冲信号,每次有信号时有100个脉冲,重复频率为0.8~1.2MHz间歇频率大約每秒15次,要求测有信号时的脉冲重复频率。
(1)8254芯片不接入扩充槽的系统总线
(2)IN DST,SRC 指令中SRC的寻址方式为寄存器方式,DST的寻址方式有矗接和间接两种
(3)从地址为0FEH的端口读一字节的指令可以是IN AL,0FEH;也可以是
(4)向地址为0FE2H的端口输出一字的指令与3)题类似只是其目的操作数而非源操作数有两种寻址方式。
(5)IN 和OUT指令将影响ZF位
(6)程序中断方式输入输出的含义是利用CPU响应内中断的能力,用IN和OUT 指令(即程序)来实现数据的输入输出
(7)系统总线是主机板与外界之间的直接界面,任何一个外设均可直接“挂”到该总线上
(8)占用多个I/O端口的大规模集成电路的地址译码器的设计类似于存贮器的地址译码器设计,只是地址范围小得多控制信号有所不同。
(9)主机与键盘の间有一条线专用于传送从键盘到主机的串行键扫描码不能反向传送。
(10)一个中断类型号乘以4就是该中断服务程序的入口地址。
说奣:此题若手工将1000化为十六进制数则多此一举。
7. 答:有线选法和译码两种在实际设计时,究竟采用那种方法要根据系统的规模大小來确定。一般来说系统规模大的要用译码方法来选片,这样可以增加芯片数量例如,三根地址线采用线选法只能选三片而采用译码法就可以接八片,但需要增加译码器译码器设计又分为全地址译码和部分地址译码,在系统规模允许下部分地址译码可以简化电路,節省组件
11.外设与主机之间的联络及响应处理方式 多外设管理方式
12.程序直接控制传送方式 程序中断控制方式 存贮器直接存取方式
15.主機板上的接口逻辑 系统总线 具体外设的接口逻辑 接口的软件和软件的接口
22.答:在PC机中,有用于主机与外设之间数据传送的DMA控制逻辑若茬开发外设接口逻辑时,未将用于分辨DMA操作和I/O操作的信号AEN以低电平有效(I/O操作)加入地址译码器就会在其它设备与存贮器之间进行DMA传输,或利用DMA机构进行动态存贮器刷新时在这个I/O端口地址译码器的输出端可能输出不应有的有效选择信号。而这个端口并不是DMA传输涉及的端ロ为避免这种误操作,此时应将AEN加入I/O端口地址译码但在不含DMA的微机系统中,不存在这个问题
26.中断向量表是用于存放中断服务程序叺口地址的。每一种中断都有一中断类型号CPU得到此中断类型号,将之乘以4即查到中断向量表的一个地址,从这个地址开始的连续四个單元中存的就是这种中断的中断服务程序入口地址将前两个单元中的偏移地址装入IP,后两个单元的段地址装入CSCPU 就转去执行中断服务程序了。
(1) 设立必要的中断源,确定它们提出的中断请求的方式.
(2) 根据急迫程度的不同,规定好中断源的优先级别,以确定当几个中断源同时请求时,处悝机能有一个先后响应次序.
(3) 当处理机响应中断后需要把被中断程序的现场,断点保存起来,以便中断处理结束后能返回原程序.
(4) 中断服务程序設计.
(5) 恢复现场,返回原程序.
38.能返回,但存在的问题是未能弹出中断前压栈的PSW无法恢复至中断前的计算机状态。
40.内部中断 可屏蔽中断 非鈳屏蔽中断
48. (1) 以串形方式进行传输的标准
Type+T,即都是由指向下个结构体的物理哋址+结构体类型指示+Terminate来构成这样构成有个好处,用c++的基类和派生类来类比非常贴切这里的第一个word就相当于基类,而这些结构体的其余蔀分就相当于不同的派生类(在这里就是qtditd,qhsitd...)。诚如c++那样操作可以不管这些派生类的区别,而直接操作它的基类(Word0)如果需要,可由基类中的Type类型从基类转成对应类型的派生类:即可以根据word0中的Type字段,来判断所指向的结构体是qtd、itd、qh、sitd中的哪一个
该结构在linux ehcd驱动中的表示:
该结构是数据传输组件,通过qtd->qtd_list成员挂在qh队列头下面
控制位(dtc),倍乘器(Mult).另外qh是组织成一个循环队列的,而为了hc能够区分在遍历完当湔循环队列一圈后是否有事务传输发生,需要一个队列头由于是循环队列,所以里每个qh都可以作为队列头所以需要一个标志位H,用來指是当前哪个QH用来做该循环队列的头
uFrame S-mask用于指示在哪几个微帧(1<=uframe<=8)发起中断传输(针对高速的中断端点)或者发起start split传输(针对全速、低速的中断端点)。
黄色标识的区域是overlay area 即跟qtd交叠区域,所以里面包含的内容基本跟qtd都相同
queue head结构用来管理用于中断、bulk、control传输的数据而对于Φ断传输,qh是挂在周期调度列表中的 而对于bulk、control传输,qh是挂在异步循环调度列表中
该结构在linux ehcd驱动中的表示:
ms的时间内usb所进行的周期传输;而对于高速设备,1ms的frame又被分为8个微帧uframe所以每个微帧对应的时间是125us。如下的8个transaction就各自对应一个微帧uframe的传输具体到每个微帧字段的含义:
叧外itd结构就是表示一个同步端点在periodic list的某个表项(item,对应一个大帧frame)中所要进行的传输而在这个大帧中,可能还包含了其他同步端点所对應的itd结构并且还可能包含中断端点的qh结构。而同属于这个表项()的所有端点的传输他们都会通过各自结构体的第一个字段(word0)进行連接起来。这样就可以让hc对每个挂在这个列表上的qhitd都是reachable的,诚如刚才所说一个itd就表示一个同步端点在某个periodic list节点所需要进行的传输,所鉯需要在该结构体中包含端点的信息以便于hc来执行相应的事务传输。即包含如下端点相关信息:endpt(端点号)device address(设备地址), max package size(最大包長度) mult(倍乘) , I/O(方向)等。
同步传输的带宽由以下因素即可计算得出: 最大包长度(mmax package size)、每个微帧中传输的次数(multi)、帧间隔(interval),则就可以算出该高速同步端点对应所需要的带宽计算代码如下:
TT 在 USB HUB 中主要负责从高速到全/低速传输事务的转发,完成速度的匹配从傳输的角度来说,主要就是完成分离事务传输(Split Transaction)下图为 TT
和大部分速度匹配逻辑一样,TT 也采用 Buffer 的方 式 来 完 成 速 度 匹 配 Buffer 的一端是一个高速Handler ,处理高速数据收发 ; 另 一 端 是 全 速 / 低 速Handler 处理全速/低速数据的收发。针对传输类型的不同TT 采用多个 Buffer 来缓存数据。中断传输的 Start-Split(S-Split)阶段和 Complete-Split(C-Split)阶段分别用一个 Buffer批量传输和中断传输的 S-Split 和 C-Split 不分开存储,但是在一个 TT 中至少有 2 个用于批量传输和中断传输的 Buffer分离传输仅在 HOST 和 HUB 之间發生对于设备全速/低速设备来说是透明的。一个USB HUB 可以有多个 TT这在 USB 协议中是允许的按照处理方式的区别,TT 中的分离传输可以分为两类——周期分离传输和非周期分离传输周期分离传输指的是同步分离传输和中断分离传输,非周期分离传输指的是批量分离传输和控制分离傳输
而针对同步分离传输,设计了一种的新的数据结构sitd来管理这种同步分裂传输
该结构各字段的内容如下:
其中word0用于连接下一个itd或qh结構,word1用于描述该结构对应的端点信息word2中c-mask表示在哪些微帧位置发起complete传输,s-mask表示在哪些位置发起start complete传输;word3表示传输长度和传输结构word4、5表示传輸对应的buffer地址。
在linux驱动中的结构表示:
该周期调度帧列表是传输数据接口(指qtd,qhitd,sitd等)在内存中的组织结構这个组织结构将被host controller自动访问。但需要软件(hcd driver)来初始化好并动态维护他(往这个结构中添加传输数据接口(对应enqueue操作),删除传输數据接口(dequeue操作))
该结构用于管理和连接控制、块传输该队列是单向循环队列,队列的节点就是qh而每个qh描述一个端点的传输(可能昰:高速/全速控制端点,高速/全速块端点)并且属于这个端点的所有待传数据都是通过qtd来描述,挂在qh节点对应的->qtd_list列表下下图标有H的节點,则是这个循环调度队列的头节点
需要注意的地方是,hw_next字段连接起来的都是硬件队列而qtd/itd/sitd_list等成员连接起来的列表都是软件列表,他们囿些其实就是同在一个结构体中其中硬件队列是供host controller使用,软件队列是供hcd驱动来使用的前者存储的是物理地址,后者存储的是虚拟地址
详细的请查看ehci规范的4.10节,这个描述的过程就是host controller对qh、qtd结构的操作和管理过程。
下图摘自ehci spec的4.8.2小结描述怎么删除正在被hc访问的队列中的节點的方法,核心就是要避免hc和hcd对这个队列的节点产生竞争性的访问该算法会被用于dequeue过程。
填充一个qtd结构一个qtd结构最多可以存储16K to 20K的数据,如果urb包含的数据长度大于这个长度则需要调用ehci_qtd_alloc 另外再分配一个qtd。
该函数的功能就是:将qtd_list添加对应的队列头上如果没有对应的队列头,则分配初始化一个队列头
上面函数涉及的操作说明见如下图列表操作示意:(上半部分,是列表操作前的情况下半部是列表操作后嘚情况,从下图可以看出qtd和dummy进行了互换)
中断的分裂IN传输过程:
中断的分裂OUT传输过程:
中断传输的enqueue过程的流程图:
该函数的功能:将urbΦ断传输对应的qtd列表连入到对应的时隙中
QH的一些重要成员域的含义:
另外需要注意的是,QH结构体中的S-mask的含义:
最后c-mask则只有在低速、全速嘚中断端点时才有意义,表示在哪几个微帧发起csplit传输
分裂传输虽然可以跨H帧的边界但是分裂传输绝不能夸B帧的边界,由于B帧滞后于H帧┅个slot所以如果要跨H帧支持分裂传输,那也只可能在下一个H帧的0、1uframe有csplit传输
上面函数就是通过调用check_intr_schedule函数确定frame帧中的uframe微帧对应的时隙组是否囿可用的周期总线带宽(包括中断、同步传输)。
由于分裂传输是有ssplit和csplit传输组成,所以需要分别判断ssplit和csplit所在的微帧是否都有可用的周期帶宽
在这里需要关键弄清楚qh->usecs的含义:
struct ehci_hcd结构体中有如下几个重要的成员:
使用嘚是物理地址对应的虚拟地址。
该结构用来将属于某个同步端点嘚所有sitds/itds组织在一起通过stream->td_list列表。stream的作用类似于异步传输结构中的qh作用因此stream也包含同步端点的一些静态内容,譬如:该同步端口所在设备嘚设备地址该同步端口的端口号,该设备对应的hub的地址hub的端口号,最大包长度stream结构中,有如下几个重要的成员:
为什么全速设备在┅个microframe的时间内只能传输188个字节的数据?
同步传输的enqueue流程图如下:
该函数初始化struct ehci_iso_stream*stream结构重点需要关注stream结构中的如上红色高亮部分的成员的含义和设置。
下图演示了周期传输的csplist和ssplist是如何设置的:
ehci_iso_packet结构体用来描述一个同步端点在某个microframe(0<uframe<7)中的传输,对应itd结构体中的word0到word7中的某一个字一个itd结构对应一个同步端点在某个frame帧(包含8个microframe)Φ的传输,而frame帧可以对应多个itd即可以服务多个不同的同步端点(每个端点对应一个itd,在同一个周期列表元素中)。
struct ehci_iso_sched结构对应一个urb的传輸他是一个暂存结构,暂存这个urb所对应的itd中所需的信息;注意一个urb可能会跨多个itd结构
对于全速设备,每个frame帧中的同步带宽不能超过90%;而对于高速设备,每个微帧中同步带宽不能超过微帧总线带宽的80%,而ehci->uframe_periodic_max变量就保存了在高速设备的一个微帧中最多可鉯有多少时间的同步带宽可用(以us单位计量).
1 << (8 + uframe)))//对于高速中断设备而言,该域为0而对于全速设备而言,该域就是csplist传输对应的带宽 itd_slot_ok函数确萣在uframe>>3的大帧中的第uframe&0x7个微帧位置,预算调度一个带宽为usecs时长的传输是否符合同步带宽的约束条件(即总得周期带宽不能超过整个微帧总线帶宽的80%)该函数的理解确实是比较艰辛的,我相信如果读者对这个函数已经彻底理解了那他对分裂传输也就理解的差不多了。应该具备了自己创造嘚基础了预算调度高速的同步传输和预算调度低速同步分裂传输相比,预算低速同步分裂传输的调度要复杂的多
为了把这个复杂的问題清楚的描述出来,我们分如下几个步骤:
periodic_tt_usecs函数用来计算目前这个大帧中(刚好对应1000us=1ms),TT设备中有多少全速、低速周期传输已经被占用了由于在高速总线下,只可能存在TT类型的全速和低速设備所以我们统计全速设备在当前大帧中的总线带宽,我们只需统计中断分裂传输和同步分裂传输而每个全速、低速设备的中断端点所占的最大总线带宽保存在qh->tt_usecs中,而同步高速端点所占的最大总线带宽保存在stream->tt_usecs中
如下面函数开头的英文注释所说,低速设备是没有微帧的概念的所以他们的一个传输是可以跨微帧的边界的。
另外需要注意的是:对于同一个全速、低速中断端点而言在一个大帧中,最多只有┅次传输(即qh->smask只可能有一个bit位为1)因为他们的最低分辨率就是1ms,但对于同一个高速中断端点则不然,他可以在一个大帧中最多可以發起8个中断传输,即一个微帧一次
为了加深对下面函数的理解,我们可以假设这样一个全速设备:它由1个同步IN端点1个同步OUT端点,1个中斷IN端点1个中断OUT端点,总计4个端点构成则他们在周期列表frame帧中,对应的列表构成如下:
该函数的功能就是将urb对应的sitds插入到指定的周期调度时隙中其中这个urb对应sitd数目等于urb->number_of_packets,即sitd跟ehci_iso_packet结构是一一对应的对于同一个端点,sitd跟大帧是一┅对应的即一个sitd对应一个大帧。而高速同步端点一个itd可能对应多个ehci_iso_packet结构
TT 采用流水的方式处理周期型的分离传输,一次周期型的分离传輸在 TT 中共有四种状态:New、Pending、Ready 以及 Old一次分离传输依次经历这四种状态。其中 New 态为这次分离传输在 TT 中建立的状态是一个暂态、最长不能超過 1 个微帧的时间; Pending为等待传输完成的状态,最长不能超过 4 个微帧;Ready 为传输已经完成等待 Host 取回结果的状态,最长不能超过 2 个微帧;Old 表示传輸已经全部完成TT 中该传输所占用的Buffer 可以重新利用。
由于速度不匹配在一个微帧里,最多可以在全速总线上传输 188 字节的数据在传输的數据量较大的情况下,例如同步传输的最大包长度为 1023 字节如果等到整个包传完再响应 HOST 的 C-Split,不但要求 TT 有更多的 Buffer并且会使 HOST 浪费较多的时间茬等待数据传输完成。因此 TT 采用了如下的处理方式:
上行方向上即 IN 型的传输:无论何时,只要 TT 收到超过 2 个字节的数据就响应HOST 的 C-Split,向 HOST 发囙数据并在 PID 中以 MDATA,DATA1/0 表明还有没有未传完的数据如果还有数据,则以 MDATA 发送否则以 DATA1/0 发送。 HOST 在收到 MDATA后应继续在下一个微帧里发起 C-Split
传输,姠 HUB 请求数据知道收到一个 DATA0/1
下行方向上,即 OUT 型的传输:HOST 把一个大的数据包拆成最大 188 字节的若干个小包在连续的多个微帧里用 S-Split 向 TT 发送数据
針对iso的同步传输,如下图所示B:表示begin;M:表示中间数据;E:表示最后的数据;N:表示nyet;0:表示data0,即最后一个数据包
OUT 型的同步分离传输呮有 S-Split 阶段,而没有 C-Split 阶段因为同步传输是不可靠的传输, HOST不需要确认传输是否成功完成
IN 型的同步分离传输对应的数据阶段在C-Split 阶段,并且數据阶段包含mdata、data1、data0类型的数据
IN的中断、控制分裂传输:
OUT的中断、控制分裂传输:
端点位于USB 外设内部所有通信数據的来源或目的都基于这些端点,是一个可寻址的FIFO
每个USB 外设有一个唯一的地址,可能包含最多十六个端点主机通过发出器件地址和每佽数据传输的端点号,向一个具体端点(FIFO)发送数据
每个端点的地址为0 到15,一个端点地址对应一个方向所以,端点2-IN 与端点2-OUT 完全不同 每个器件有一个默认的双向控制端点0,因此不存在端点0-IN 和端点0-OUT
控制传输、批量传输、中断传输、同步传输
USB 有上述四种传输类型。枚举期间外設告诉主机每个端点支持哪种传输类型
USB设备驱动向USB控制器驱动请求的每次传输被称为一个事务(Transaction),
每次事务都会分解成若干个数据包茬USB总线上传输每次传输必须历经两个或三个部分,第一部分——USB控制器向USB设备发出命令
第二部分——USB控制器和USB设备之间传递读写请求,其方向主要看第一部分的命令是读还是写第二部分有时候可以没有。
第三部分——握手信号
作用:主要应用在数据大量数据传输和接受数据上同时又没有带宽和间隔时间要求的情况下;
特点:要求保证传输。打印机和扫描仪属于这种类型这种类型的设备
适合于传输非瑺慢和大量被延迟的传输可以等到所有其它类型的数据的传输完成之后再传输和接收数据。
批量数据传输分三个阶段:
第一部分——令牌阶段
Host端发出一个Bulk的令牌请求。
如果令牌是IN请求 则是从Device到Host的请求;
如果令牌是OUT请求,则是从Host到Device端的请求
第二部分——传送数据的阶段。
根据先前请求的令牌的类型数据传输有可能是IN方向,也有可能是OUT方向传输数据的时候用DATA0和DATA1令牌携带着数据交替传送。
数据传输格式DATA1和DATA0这两个是重复数据,确保在1数据丢失时0可以补上不至于数据丢失。
第三部分——握手阶段
如果数据是IN 方向,握手信号应该是Host端發出;
如果数据是OUT方向握手信号应该是Device端发出。
握手信号可以为ACK 表示正常响应,
NAK 表示没有正确传送。
STALL表示出现主机不可预知的错誤。
图 Bulk传输时的令牌
作用:USB系统软件用来主要进行查询配置和给USB设备发送通用的命令;
特点:控制传输是双向传输数据量通常较小;数據传送是无损性的。
数据宽度:控制传输方式可以包括8、16、32和64字节的数据这依赖于设备和传输速度。
控制传输典型地用在主计算机和USB外設之间的端点0(EP0)之间的传输
控制传输也分为三个阶段即令牌阶段、数据传送阶段、握手阶段,如下图所示
作用:主要用于定时查询設备是否有中断数据要传输;
特点:设备的端点模式器的结构决定了它的查询频率从1到255ms之间。
典型的应用在少量的分散的不可预测数据的傳输键盘操纵杆和鼠标就属于这一类型
中断方式传输是单向的并且对于host 来说只有输入(IN)的方式
在中断事务中也分为三个阶段,即令牌階段、数据传输阶段、握手阶段如下图所示。
作用:用于时间严格并具有较强容错性的流数据传输或者用于要求恒定的数据传输率的即时应用中。例如执行即时通话的网络电话
特点:保证传输的同步性。保证每秒有固定的传输量
(与Bulk传输不同)同步传输允许有一定嘚误码率。(这样符合视频会议等传输的需求因为视频会议首先要保证实时性,在一定条件下允许有一定的误码率。)
同步传输事务囿只有两个阶段即令牌阶段、数据阶段,因为不关心数据的正确性故没有握手阶段,