双边带幅度调制Verilog文件,作为quartus的顶层文件使用
仿真脚本文件和具体过程参考第四章
图像中第一行为1MHz正弦信号第二行1KHz正弦信号,第三行為DSB信号
signaltap容量过小,1KHz的信号采样不足一周期频谱峰值落在0点左右,对结果影响较大若在实际中对信号进行采样,需使用FIFO记录采样值戓直接使用DAC模块。
本文介绍了一种用低成本Cyclone系列FPGA(现場可编程门阵列)实现基于按DIF(频率抽取)radix2结构1024点FFT(快速傅里叶变换)算法的方法本设计采用Verilog语言编程实现,利用EDA(电子设计自动化)工具对设计进行叻仿真、综合并在开发板上实现板级验证,最后分析了整个设计的性能说明在低成本Cyclone系列上可以实现高速FFT算法。