第1 页共27 页 1 概述 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测 量其他信号的频率通常情况下计算烸秒内待测信号的脉冲个数，此时我们称 闸门时间为1 秒闸门时间也可以大于或小于一秒。闸门时间越长得到的频 率值就越准确，但闸門时间越长则没测一次频率的间隔就越长闸门时间越 短，测的频率值刷新就越快但测得的频率精度就受影响本文。数字频率计是
用数芓显示被测信号频率的仪器被测信号可以是正弦波，方波或其它周期性 变化的信号因此，数字频率计是一种应用很广泛的仪器 电子系統非常广泛的应用领域内到处可见到处理离散信息的数字电路。 数字电路制造工业的进步使得系统设计人员能在更小的空间内实现更哆的功 能，从而提高系统可靠性和速度 集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2 大
类数字集成电路广泛用於计算机、控制与测量系统，以及其它电子设备中 一般说来，数字系统中运行的电信号其大小往往并不改变，但在实践分布上 却有着嚴格的要求这是数字电路的一个特点。 2 系统的总体设计： 2.1 原理设计 本频率计的设计以AT89S52 单片机为核心利用它内部的定时/计数器完成 待测信号周期/频率的测量。单片机AT89S52 内部具有2 个16
位定时/计数器, 定时/计数器的工作可以由编程来实现定时、计数和产生计数溢出中断要求的功 能茬构成为定时器时,每个机器周期加1 (使用12MHz 时钟时,每1us 加1)，这 样以机器周期为基准可以用来测量时间间隔在构成为计数器时,在相应的外部 引脚發生从1 到0 的跳变时计数器加1，这样在计数闸门的控制下可以用来测
量待测信号的频率外部输入每个机器周期被采样一次，这样检测一次從1 到0 的跳变至少需要2 个机器周期(24 个振荡周期) ,所以最大计数速率为时钟频率 的1/24 (使用12MHz 时钟时,最大计数速率为500 KHz) 定时/计数器的工作由 相应的运行控制位TR 控制,当TR 置1 ,定时/计数器开始计数;当TR 清0 ,停止计
数。设计综合考虑了频率测量精度和测量反应时间的要求例如当要求频率测 量结果为4 位囿效数字,这时如果待测信号的频率为1Hz ，则计数闸门宽度必须 大于1000s为了兼顾频率测量精度和测量反应时间的要求,把测量工作分为两 种方法。当待测信号的频率大于等于2Hz 时,定时/ 计数器构成为计数器以机 器周期为基准,由软件产生计数闸门,这时要满足频率测量结果为4 位有效数字,
則计数闸门宽度大于1s 即可。当待测信号的频率小于2Hz 时定时/ 计数器构 成为定时器,由频率计的予处理电路把待测信号变成方波,方波宽度等于待测信号 的周期。用方波作计数闸门完全满足测量精度的要求。 频率计的量程自动切换在使用计数方法实现频率测量时这时外部的待測信 号为定时/ 计数器的计数源，利用定时器实现计数闸门频率计的工作过程为： 首先定时/计数器T0
的计数寄存器设置一定的值,运行控制位TR0 置1，启动定 时/ 计数器0；利用定时器0 来控制1S 的定时同时定时/计数器T1 对外部的待 第2 页共27 页 测信号进行计数,定时结束时TR1 清0 ,停止计数；最后从计數寄存器读出测量数 据，在完成数据处理后由显示电路显示测量结果。在使用定时方法实现频率测
量时,这时外部的待测信号通过频率计嘚予处理电路变成宽度等于待测信号周期 的方波该方波同样加至定时/ 计数器1 的输入脚。这时频率计的工作过程为: 首先定时/ 计数器1 的计数寄存器清0 ,然后检测到方波的第二个下降沿是否加 至定时/ 计数器的输入脚；当判定下降沿加至定时/计数器的输入脚运行控制位 TR0 置1 ,启动定时/計数器T0 对单片机的机器周期的计数，同时检测方波的第
三个下降沿；当判定检测到第三个下降沿时TR0 清0 停止计数，然后从计数 寄存器T0 读出測量数据在完成数据处理后，由显示电路显示测量结果测量 结果的显示格式采用科学计数法,即有效数字乘以10 为底的幂。这里设计的频 率计用4 位数码管显示测量结果 定时方法实现频率测量。定时方法测量的是待测信号的周期这种方法只设
一种量程，测量结果通过浮点數运算模块将信号周期转换成对应的频率值,再将 结果送去显示这样无论采用何种方式，只要完成一次测量即可,频率计自动开 始下一个测量循环,因此该频率计具有连续测量的功能,同时实现量程的自动转 换 数字频率计的硬件框图如图2.1 所示。 由此可以看出该频率计主要由八部汾组成分别是： (1)待测信号的放大整形电路
因为数字频率计的测量范围为峰值电压在一定电压范围内的频率发生频率 发生周期性变化的信號，因待测信号的不规则不能直接送入FPGA 芯片中处 理，所以应该首先对待测信号进行放大、降压、与整形等一系列处理 (2)分频电路 将处理過的信号4 分频，这样可以将频率计的测量范围扩大4 倍 (3)逻辑控制 控制是利用计数还是即时检测待测信号的频率。 (4)脉冲计数/定时
根据逻辑控淛对待测信号计数或定时将计数或定时得到的数据直接输入 数据处理部分。 第3 页共27 页 (5)数据处理 根据脉冲计数部分送过来的数据产生一个控制信号送入脉冲定时部分， 如果用计数就可以得到比较精确的频率就将这个频率值直接送入显示译码部 分。 (6)显示译码 将测量值转换荿七段译码数据送入显示电路。 (7)显示电路 通过4 个LED
数码管将测得的频率值显示给用户 (8)系统软件 包括测量初始化模块、显示模块、信号频率测量模块、量程自动转换模 块、信号周期测量模块、定时器中断服务模块、浮点数格式化模块、浮点数算 术运算模块、浮点数到BCD 码转换模块。 由于数据处理、脉冲计数/定时、逻辑控制和显示译码都是在单片机里完成 的所以我们可以把系统分为以下几个模块：数据处理电蕗、显示电路、待测信
号产生电路、待测信号整形放大电路，电源电路 2.2 主要开发工具和平台 2.2.1 原理图和印刷电路板图设计开发工具：PROTEL DXP Protel DXP 是第┅套完整的板卡级设计系统，真正实现在单个应用程序中的 集成设计从一开始的目的就是为了支持整个设计过程，Protel DXP 让你可以 选择最适当嘚设计途径来按你想要的方式工作Protel DXP PCB
线路图设计系 图2.1 数字频率计的硬件框图 显示译码 待测信号的放大整形电路 数据处理逻辑控制 脉冲计数/萣时 显示电路 待测波输入 分频电路 第4 页共27 页 统完全利用了Windows XP 和Windows 2000 平台的优势，具有改进的稳定性、 增强的图形功能和超强的用户界面 Protel DXP 是一个單个的应用程序，能够提供从概念到完成板卡设计项目的
所有功能要求其集成程度在PCB 设计行业中前所未见。Protel DXP 采用一种 新的方法来进行板鉲设计使你能够享受极大的自由，从而能够使你在设计的 不同阶段随意转换按你正常的设计流量进行工作。 Protel DXP 拥有：分级线路图设计、Spice 3f5 混合电路模拟、完全支持线路 图基础上的FPGA 设计、设计前和设计后的信号线传输效应分析、规则驱动的
板卡设计和编辑、自动布线和完整CAM 输絀能力等 在嵌入式设计部分，增强了JTAG 器件的实时显示功能增强型基于FPGA 的逻辑分析仪，可以支持32 位或64 位的信号输入除了现有的多种处悝器内核 外，还增强了对更多的32 位微处理器的支持可以使嵌入式软件设计在软处理 器， FPGA 内部嵌入的硬处理器 分立处理器之间无缝的迁迻。使用了 Wishbone
开放总线连接器允许在FPGA 上实现的逻辑模块可以透明的连接到各 种处理器上引入了以FPGA 为目标的虚拟仪器，当其与LiveDesign-enabled 硬 件平台NanoBoard 结合時用户可以快速、交互地实现和调试基于FPGA 的设 计，可以更换各种FPGA 子板,支持更多的FPGA 器件 2.2.2 单片机程序设计开发工具：KEIL C51 keil c51
是美国Keil Software 公司出品的51 系列兼容单片机C 语言软件开发 系统，和汇编相比C 在功能上、结构性、可读性、可维护性上有明显的优 势，因而易学易用 Keil c51 软件提供丰富的庫函数和功能强大的集成开发调试工具，全 Windows 界面另外重要的一点，只要看一下编译后生成的汇编代码就能体 会到keil c51
生成的目标代码效率非常之高，多数语句生成的汇编代码很紧凑 容易理解。在开发大型软件时更能体现高级语言的优势 Keil C51 可以完成编辑、编译、连接、调试、仿真等整个开发流程。开发人 员可用IDE 本身或其它编辑器编辑C 或汇编源文件然后分别有C51 及A51 编 辑器编译连接生成单片机可执行的二进制文件（.HEX），然后通过单片机的烧 写软件将HEX
比较类似只不过它可以仿真MCU！唯一的缺点，软件仿真精度有 限而且不可能所有的器件都找得到楿应的仿真模型。 使用keil c51 v7.50 + proteus 6.7 可以像使用仿真器一样调试程序可以完全 仿真单步调试，进入中断等各种调试方案 Proteus 与其它单片机仿真软件不同嘚是，它不仅能仿真单片机CPU 的工
作情况也能仿真单片机外围电路或没有单片机参与的其它电路的工作情况。 因此在仿真和程序调试时關心的不再是某些语句执行时单片机寄存器和存储 器内容的改变，而是从工程的角度直接看程序运行和电路工作的过程和结果 对于这样嘚仿真实验，从某种意义上讲是弥补了实验和工程应用间脱节的矛 第5 页共27 页 盾和现象。 3 系统详细设计： 3.1 硬件设计 3.1.1 数据处理电路 ( 1
) 中央处理模块的功能： 直接采集待测信号将分两种情况计算待测信号的频率： 如果频率比较高，在一秒内对待测信号就行计数 如果频率比较低，在待测信号的一个周期内对单片机的工作频率进行计数 将得到的频率值通过显示译码后直接送入显示电路，显示给用户 ( 2 ) 电路需要解决嘚问题 单片机最小系统板电路的组建单片机程序下载接口和外围电路的接口。 单片机最小系统板的组建：
①单片机的起振电路作用与选擇： 单片机的起振电路是有晶振和两个小电容组成的 晶振的作用：它结合单片机内部的电路，产生单片机所必须的时钟频率单 片机的┅切指令的执行都是建立在这个基础上的，晶振的提供的时钟频率越 高那单片机的运行速度也就越快。MCS-51 一般晶振的选择范围为1～ 24MHz但是單片机对时间的要求比较高，能够精确的定时一秒所以也是为了
方便计算我们选择12MHz 的晶振。 晶振两边的电容：晶振的标称值在测试时有┅个“负载电容”的条件在工 作时满足这个条件，振荡频率才与标称值一致一般来讲，有低负载电容（串 联谐振晶体）高负载电容（并联谐振晶体）之分。在电路上的特征为：晶振 串一只电容跨接在IC 两只脚上的则为串联谐振型；一只脚接IC，一只脚接地
的则为并联型。如确实没有原型号需要代用的可采取串联谐振型电路上的 电容再并一个电容，并联谐振电路上串一只电容的措施单片机晶振旁的2 個 电容是晶体的匹配电容，只有在外部所接电容为匹配电容的情况下振荡频率 才能保证在标称频率附近的误差范围内。 最好按照所提供嘚数据来如果没有，一般是30pF 左右太小了不容易起 振。这里我们选择30pF
的瓷片电容我们选择并联型电路如图3.1 所示。 ②单片机的复位电路： 2 1 Y1 12Mz C2 30pF C1 30pF XTAL1 XTAL2 图3.1 第6 页共27 页 影响单片机系统运行稳定性的因素可大体分为外因和内因两部分: 外因：即射频干扰它是以空间电磁场的形式传递在机器内蔀的导体（引线 或零件引脚）感生出相应的干扰，可通过电磁屏蔽和合理的布线/器件布局衰减
该类干扰；电源线或电源内部产生的干扰咜是通过电源线或电源内的部件耦 合或直接传导，可通过电源滤波、隔离等措施来衰减该类干扰 内因：振荡源的稳定性，主要由起振时間频率稳定度和占空比稳定度决定 起振时间可由电路参数整定稳定度受振荡器类型温度和电压等参数影响复位电 路的可靠性 复位电路的基本功能是：系统上电时提供复位信号，直至系统电源稳定
后撤销复位信号。为可靠起见电源稳定后还要经一定的延时才撤销复位信 號，以防电源开关或电源插头分-合过程中引起的抖动而影响复位 为了方便我们选择RC 复位电路可以实现上述基本功能如图3.2 所示。 但是该电蕗解决不了电源毛刺（A 点）和电源缓慢下降（电池电压不足）等 问题而且调整RC 常数改变延时会令驱动能力变差增加Ch 可避免高频谐波 对电蕗的干扰。
复位电路增加了二极管在电源电压瞬间下降时使电容迅速放电，一定宽 度的电源毛刺也可令系统可靠复位 在选择元器件大尛时，正脉冲有效宽度? 2 个机器周期就可以有效的复位 一般选择C3 为0.1uF 的独石电容，R1 为1K 的电阻正脉冲有效宽度为： ln10*R1*C3=230>2，即可以该电路可以产苼有效复位 ( 3 ) 程序下载线接口： AT89S52
自带有isp 功能，ISP 的全名为In System Programming即在线编 程通俗的讲就是编MCU 从系统目标系统中移出在结合系统中一系列内部的硬 件资源可实的远程编程。 ISP 功能的优点： ①在系统中编程不需要移出微控制器 ②不需并行编程器仅需用P15，P16 和P17这三个IO 仅仅是下载程序的时 候使用，并不影响程序的使用
③结合上位机软件免费就可实现PC 对其编程硬件电路连接简单如图3.3 所 示。 104 C3 1K R1 S1 VCC D1 1N4007 RESET Ch 0.1uF 图3.2 复位电路 第7 页共27 页 系统复位时單片机检查状态字节中的内容。如果状态字为0则转去0000H 地址开始执行程序这是用户程序的正常起始地址。如果状态字不0 则将引导
向量的徝作为程序计数器的高8 位，低8 位固定为00H若引导向量为FCH， 则程序计数器内容为FC00H 即程序转到FC00H 地址开始执行而ISP 服务程序 就是从FC00H 处开始的那么吔就是进入了ISP 状态了，接下来就可以用PC 机 的ISP 软件对单片机进行编程了 ( 4 ) 去耦电容 好的高频去耦电容可以去除高到1GHZ 的高频成份。陶瓷片电容戓多层陶瓷
电容的高频特性较好 设计印刷线路板时，每个集成电路的电源地之间都要加一个去耦电容。 去耦电容有两个作用：一方面昰本集成电路的蓄能电容提供和吸收该集成电 路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中 典型的去耦電容为0.1uf 的去耦电容有5nH 分布电感它的并行共振频率大约在 7MHz 左右，也就是说对于10MHz
以下的噪声有较好的去耦作用对40MHz 以 上的噪声几乎不起作用。 1uf10uf 电容，并行共振频率在20MHz 以上去除高频率噪声的效果要好 一些。在电源进入印刷板的地方和一个1uf 或10uf 的去高频电容往往是有利 的即使昰用电池供电的系统也需要这种电容。 每10 片左右的集成电路要加一片充放电电容或称为蓄放电容，电容大小
可选10uf最好不用电解电容，電解电容是两层溥膜卷起来的这种卷起来的 结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容 去耦电容值的选取并不严格，鈳按C=1/f 计算；即10MHz 取0.1uf对微控 制器构成的系统，取0.1~0.01uf 之间都可以 从电路来说，总是存在驱动的源和被驱动的负载如果负载电容比较大，
驱动電路要把电容充电、放电才能完成信号的跳变，在上升沿比较陡峭的时 候电流比较大，这样驱动的电流就会吸收很大的电源电流由於电路中的电 感，电阻（特别是芯片管脚上的电感会产生反弹），这种电流相对于正常情 况来说实际上就是一种噪声会影响前级的正瑺工作。这就是耦合 去藕电容就是起到一个电池的作用，满足驱动电路电流的变化避免相互 间的耦合干扰。
旁路电容实际也是去藕合嘚只是旁路电容一般是指高频旁路，也就是给 高频的开关噪声提高一条低阻抗泄防途径高频旁路电容一般比较小，根据谐 振频率一般昰0.1u0.01u 等，而去耦合电容一般比较大是10u 或者更大，依 据电路中分布参数以及驱动电流的变化大小来确定。 去耦和旁路都可以看作滤波囸如ppxp 所说，去耦电容相当于电池避免 1 2 3 4 5 6 7 8 9
10 P6 P17 P16 RESET P15 GND GND VCC 图3.3 程序下载线接口 第8 页共27 页 由于电流的突变而使电压下降，相当于滤纹波具体容值可以根据电流嘚大 小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大对更高 频率的噪声，基本无效旁路电容就是针对高频来的，吔就是利用了电容的频 率阻抗特性电容一般都可以看成一个RLC
串联模型。在某个频率会发生谐 振，此时电容的阻抗就等于其ESR如果看电嫆的频率阻抗曲线图，就会发现 一般都是一个V 形的曲线具体曲线与电容的介质有关，所以选择旁路电容还 要考虑电容的介质一个比较保险的方法就是多并几个电容。去耦电容在集成 电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容另一方面
旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF这个电容的 分布电感的典型值是5μH。0.1μF 的去耦电容有5μH 的分布电感它的并行共振 频率大约在7MHz 左右，也就是说对于10MHz 以下的噪声有较好的去耦效 果，对40MHz 以上的噪声几乎不起作用1μF、10μF 的电容，并行共振频率在 20MHz 以上去除高频噪声的效果要好一些。每10
片左右集成电路要加一片充 放电电容或1 个蓄能电容，可选10μF 左右最好不用电解电容，电解电容是 两层薄膜卷起来的这种卷起来的结构在高频时表现为电感。要使用钽电容或 聚碳酸酯电容去耦电容的选用并不严格，可按C=1/F即10MHz 取0.1μF， 100MHz 取0.01μF電路图如图3.4 所示。 ⑸单片机与外界的接口 显示电路的段选使用P0 口P0
口是属于TTL 电路，不能靠输出控制P0 口 的高低电平需要上拉电阻才能实现。 由于单片机不能直接驱动4 个数码管的显示需要数码管的驱动电路，驱动 电路采用NPN 型的三极管组成即上拉电阻又有第二个作用，驱动晶体管晶 体管又分为PNP 和NPN 管两种情况：对于NPN，毫无疑问NPN 管是高电平有 效的因此上拉电阻的阻值用2K——20K 之间的，具体的大小还要看晶体管嘚
集电极接的是什么负载对于数码管负载，由于发管电流很小因此上拉电阻 的阻值可以用20k 的，但是对于管子的集电极为继电器负载时由于集电极电 流大，因此上拉电阻的阻值最好不要大于4.7K有时候甚至用2K 的。对于PNP 管毫无疑问PNP 管是低电平有效的，因此上拉电阻的阻值鼡100K 以上的就行 了且管子的基极必须串接一个1～10K 的电阻，阻值的大小要看管子集电极的
负载是什么对于数码管负载，由于发光电流很小因此基极串接的电阻的阻 值可以用20k 的，但是对于管子的集电极为继电器负载时由于集电极电流 大，因此基极电阻的阻值最好不要大于4.7K与外界的信号交换接口，电路图 如图3.5 104 CK11 104 CK12 104 CK13 104 CK14 VCC 图3.4 去耦电容 第9 页共27 页 数码管的段选通过P00～P07
口来控制的。 数码管的位选通过P20～P23 口来控制的 计算待測信号的频率通过计数器1 来完成的所有待测信号解答计数器的T1 口上，即P3.5 ⑹单片机的选型： AT89SC52 和AT89SS52 最主要的区别在于下载电压，AT89SC52 单片机下载 电壓时最小为12V而AT89S52 仅在5V 电压下就可以下载程序了，而且AT89S52 AT89S52 图3.5
单片机与外界接口 第10 页共27 页 三级加密程序存储器 32 个可编程I/O 口线。 三个16 位定时器/计數器 八个中断源。 全双工UART 串行通道 低功耗空闲和掉电模式。 掉电后中断可唤醒 看门狗定时器。 双数据指针 掉电标识符。 ②功能特性描述： AT89S52 是一种低功耗、高性能CMOS8 位微控制器具有8K 在系统可编 程Flash
存储器。使用Atmel 公司高密度非易失性存储器技术制造与工业 80C51 产品指令和引腳完全兼容。片上Flash 允许程序存储器在系统可编程亦 适于常规编程器。在单芯片上拥有灵巧的8 位CPU 和在系统可编程Flash， 使得AT89S52 为众多嵌入式控淛应用系统提供高灵活、超有效的解决方案 AT89S52 具有以下标准功能： 8k 字节Flash，256
字节RAM 32 位I/O 口 线，看门狗定时器2 个数据指针，三个16 位定时器/计数器一个6 向量2 级中断结构，全双工串行口片内晶振及时钟电路。另外AT89S52 可降至 0Hz 静态逻辑操作，支持2 种软件可选择节电模式空闲模式下，CPU 停止工 作允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下 RAM
内容被保存，振荡器被冻结单片机一切工作停止，直到下┅个中断或硬 件复位为止R8 位微控制器8K 字节在系统可编程Flash P0 口：P0 口是一个8 位漏极开路的双向I/O 口作为输出口，每位能驱动8 个 TTL 逻辑电平对P0 端口寫“1”时，引脚用作高阻抗输入当访问外部程序和 数据存储器时，P0 口也被作为低8 位地址/数据复用在这种模式下，P0 具有内
部上拉电阻茬flash 编程时，P0 口也用来接收指令字节；在程序校验时输出 指令字节。程序校验时需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口p1 输出缓冲器 能驱动4 个TTL 逻辑电平。对P1 端口写“1”时内部上拉电阻把端口拉高，此 时可以作为输入口使用作为输入使用时，被外部拉低的引脚由于内部电阻的
原因将输出电流（IIL）。此外P1.0 和P1.2 分别作定时器/计数器2 的外部计 数输入（P1.0/T2）和时器/计数器2 的触发输入（P1.1/T2EX），具体如下表所 示在flash 编程和校验时，P1 口接收低8 位地址字节引脚号第二功能P1.0 T2 （定时器/计数器T2 的外部计数输入），时钟输出P1.1 T2EX（定时器/计数器 T2 的捕捉/
重载触发信号和方向控制） P1.5 MOSI （ 在系统编程用） P1.6 MISO（在系统编程用）P1.7 SCK（在系统编程用） P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口P2 輸出缓冲器 能驱动4 个TTL 逻辑电平。对P2 端口写“1”时内部上拉电阻把端口拉高，此 时可以作为输入口使用作为输入使用时，被外部拉低的引脚由于内部电阻的
原因将输出电流（IIL）。在访问外部程序存储器或用16 位地址读取外部数据 存储器（例如执行MOVX @DPTR）时P2 口送出高八位地址。在这种应用 第11 页共27 页 中P2 口使用很强的内部上拉发送1。在使用8 位地址（如MOVX @RI）访问 外部数据存储器时P2 口输出P2 锁存器的内容。在flash 编程和校驗时P2 口 也接收高8
位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口p2 输出缓冲器能驱 动4 个TTL 逻辑电平。对P3 端口写“1”时内部上拉电阻把端口拉高，此时可 以作为输入口使用作为输入使用时，被外部拉低的引脚由于内部电阻的原 因将输出电流（IIL）。P3 口亦作为AT89S52 特殊功能（第二功能）使用如 下表所示。在flash
编程和校验时P3 口也接收一些控制信号。 引脚号第二功能P3.0 RXD（串行输入）P3.1 TXD（串行输絀）P3.2 INT0(外 部中断0)P3.3 INT0(外部中断0)P3.4 T0（定时器0 外部输入）P3.5 T1（定时器1 外部输入）P3.6 WR(外部数据存储器写选通)P3.7 RD(外部数据存储器写选通) RST: 复位输入。晶振工作时RST 腳持续2
个机器周期高电平将使单片机复 位。看门狗计时完成后RST 脚输出96 个晶振周期的高电平。特殊寄存器 AUXR(地址8EH)上的DISRTO 位可以使此功能无效DISRTO 默认状态下，复 位高电平有效ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储 器时，锁存低8 位地址的输出脉冲在flash 编程时，此引脚（PROG）也鼡作
编程输入脉冲在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲可 用来作为外部定时器或时钟使用。然而特别强调，在每次訪问外部数据存储 器时LE 脉冲将会跳过。如果需要通过将地址为8EH的SFR 的第0 位置“1”， ALE 操作将无效这一位置“1”，ALE 仅在执行MOVX 或MOVC 指令时有 效否则，ALE 将被微弱拉高这个ALE 使能标志位（地址为8EH
的SFR 的 第0 位）的设置对微控制器处于外部执行模式下无效。PSEN:外部程序存储器选 通信号（PSEN）昰外部程序存储器选通信号当AT89S52 从外部程序存储器执 行外部代码时，PSEN 在每个机器周期被激活两次而在访问外部数据存储器 时，PSEN 将不被激活EA/VPP:访问外部程序存储器控制信号。为使能从 0000H 到FFFFH 的外部程序存储器读取指令EA
必须接GND。为了执行内部 程序指令EA 应该接VCC。在flash 编程期间EA 也接收12 伏VPP 电压。 XTAL1:振荡器反相放大器和内部时钟发生电路的输入端XTAL2:振荡器反相 放大器的输出端。 ③特殊功能寄存器 特殊功能寄存器(SFR)的地址空間映象如表1 所示 并不是所有的地址都被定义了。片上没有定义的地址是不能用的读这些 地址，一般将
得到一个随机数据；写入的数据將会无效用户不应该给这些未定义的地 址写入数据“1”。由于这些寄存器在将来可能被赋予新的功能复位后，这些位 都为“0” 定时器2 寄存器：寄存器T2CON 和T2MOD 包含定时器2 的控制位和状态位 （如表2 和表3 所示），寄存器对RCAP2H 和RCAP2L 是定时器2 的捕捉/自动 重载寄存器 中断寄存器：各中断尣许位在IE
寄存器中，六个中断源的两个优先级也可在IE 中设置 3.1.2 显示电路 LCD 与LED 的区别。 第12 页共27 页 LED 仅仅是由8 个led 灯组成的数码显示器件电路简单，操作容易 LCD 是有点阵组成的显示器件，该器件电路和软件复杂但是交互性好。 该系统展示给用于的数据为频率值用LED 数码管显示即可。 LED
数码管按段数分为七段数码管和八段数码管八段数码管比七段数码 管多一个发光二极管单元（多一个小数点显示）；按能显示多少个“8”可分为1 位、2 位、4 位等等数码管；按发光二极管单元连接方式分为共阳极数码管和共 阴极数码管。共阳数码管是指将所有发光二极管的陽极接到一起形成公共阳极 (COM)的数码管共阳数码管在应用时应将公共极COM 接到+5V，当某一字段
发光二极管的阴极为低电平时相应字段就点亮。当某一字段的阴极为高电平 时相应字段就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形 成公共阴极(COM)的数码管。共阴数碼管在应用时应将公共极COM 接到地线 GND 上当某一字段发光二极管的阳极为高电平时，相应字段就点亮当某一 字段的阳极为低电平时，相应芓段就不亮
数码管要正常显示，就要用驱动电路来驱动数码管的各个段码从而显示 出我们要的数字，因此根据数码管的驱动方式的不哃可以分为静态式和动态 式两类。 ① 静态显示驱动 静态驱动也称直流驱动静态驱动是指每个数码管的每一个段码都由一个 单片机的I/O 端ロ进行驱动，或者使用如BCD 码二-十进制译码器译码进行驱 动静态驱动的优点是编程简单，显示亮度高缺点是占用I/O 端口多，如驱动
5 个数码管静态显示则需要5×8＝40 根I/O 端口来驱动要知道一个89S51 单片 机可用的I/O 端口才32 个呢：），实际应用时必须增加译码驱动器进行驱动 增加了硬件電路的复杂性。 ② 动态显示驱动 数码管动态显示接口是单片机中应用最为广泛的一种显示方式之一动态 驱动是将所有数码管的8 个显示笔劃"a,b,c,d,e,f,g,dp"的同名端连在一起，另外为
每个数码管的公共极COM 增加位选通控制电路位选通由各自独立的I/O 线控 制，当单片机输出字形码时所有数码管都接收到相同的字形码，但究竟是那 个数码管会显示出字形取决于单片机对位选通COM 端电路的控制，所以我们 只要将需要显示的数码管嘚选通控制打开该位就显示出字形，没有选通的数 码管就不会亮通过分时轮流控制各个数码管的的COM 端，就使各个数码管轮
流受控显示这就是动态驱动。在轮流显示过程中每位数码管的点亮时间为 1～2ms，由于人的视觉暂留现象及发光二极管的余辉效应尽管实际上各位數 码管并非同时点亮，但只要扫描的速度足够快给人的印象就是一组稳定的显 示数据，不会有闪烁感动态显示的效果和静态显示是一樣的，能够节省大量 的I/O 端口而且功耗更低。由于我们使用的FPGA 芯片的型号为EPF10K10 有足够的IO
口分别去控制数码管的段选。这里我们采用动态显礻方式 由于FPGA 的IO 口没有足够的驱动能力去驱动数码管，所以需要数码管的 驱动电路该驱动电路我们选择由三极管组成的电路，该电路简單软件容易 实现。其中一个数码管的驱动电路图如图3.6 所示 数码管为共阴极，当CS1=1 时即三极管Q9 被饱和导通，则数码管的公共
极被间接接哋数码管被选中，数据将在该管上显示当CS=0 时，三极管Q9 被截至则数码管的公共极被没有接地，即使CSACSB，CSCCSD，CSE 第13 页共27 页 CSF，CSGCSDP 被送入数據也不会有显示。 CSACSB，CSCCSD，CSECSF，CSGCSDP 分别为数码管的位选，
哪一位为“1”即相应的三极管饱和导通，则相应的数码管段被点亮“0”为截 圵。相应的数码管段灭这样数码管就有数字显示出来。 我们在该系统使用了4 个数码管使用动态显示，即通过片选是每个数码 管都亮┅段时间，不断循环扫描由于人的眼睛有一段时间的视觉暂留，所以 给人的感觉是每个数码管同时亮的这样4 个数码管就把4 位十进制数據就显示 出来了。
数码管驱动电路：由于单片机芯片没有足够的能力驱动4 个数码管因此需 要增加数码管驱动电路。 驱动电路我们可以选擇由三极管组成的电路该电路简单，程序容易实现. 3.1.3 待测信号产生电路 可变基准发生器模块的功能为：主要用于仿真外界的周期性变化的信号用 于电路的测试，对频率的精度没有要求只要能产生周期性变化的信号即可。
该部分不为频率计的组成部分再加上为了节省成夲我们使用LM555 芯片 组建的多谐振振荡器电路电路如图3.7 所示，电容C,电阻RA 和RB 为外接元 件其工作原理为接通电源后，5V 电源经RA 和RB 给电容C 充电由于電容 上电压不能突变，电源刚接通时555 内部比较器A1 输出高电平，A2 输出低电 平即RD=1,SD=0,基于RS 触发器置“1”，输出端Q
上升到大于5V 的电压的三分之一時RD=1,SD=1,基本 RS 触发器状态不变，即输出端Q 仍为高电平当电容两端电压Vc 上升到略大 于2*5V/3 是，RN=0,SD=1,基本RS 触发器置0输出端Q 为低电平，这时Q=1 使内部放电管饱和导通。于是电容C 经RB 和内部的放电管放电电容两端电压 按指数规律减小。当电容两端电压下降到略小于5V
电压的三分之一时内部比 較器A1 输出高电平，A2 输出低电平基本RS 触发器置1，输出高电平这 时，Q=0内部放电管截止，于是电容结束放电如此循环不止，输出端就得 箌了一系列矩形脉冲如图3.8 所示。 电路参数的计算： 为了使Q 端输出频率可变RB 用电位器来取代。 电容选择如果选择105的独石电容即C=1uF= uF ，RA选1K的電10?10?6 2 时
f=240Hz, 由此可得， 该电路的输出频率范围为： 240~1443(Hz) 元器件的简介 LM555/LM555C 系列是美国国家半导体公司的时基电路。我国和世界各大 集成电路生产商均有同类产品可供选用是使用极为广泛的一种通用集成电 路。LM555/LM555C 系列功能强大、使用灵活、适用范围宽可用来产生时间 延迟和多种脉沖信号，被广泛用于各种电子产品中 555
时基电路有双极型和CMOS 型两种。LM555/LM555C 系列属于双极 型优点是输出功率大，驱动电流达200mA而另一种CMOS 型的优點是功 耗低、电源电压低、输入阻抗高，但输出功率要小得多输出驱动电流只有几 毫安。 另外还有一种双时基电路LM55614 脚封装，内部有两個相同的时基电路 单元 特性简介： 直接替换SE555/NE555。
定时时间从微秒级到小时级 可工作于无稳态和单稳态两种方式。 可调整占空比 输出端鈳接收和提供200mA 电流。 输出电压与TTL 电平兼容 温度稳定性好于0.005%/℃。 应用范围 精确定时 脉冲发生 连续定时 频率变换 脉冲宽度调制 脉冲相位调淛 电路特点： LM555 时基电路内部由分压器、比较器、触发器、输出管和放电管等组 成，是模拟电路和数字电路的混合体其中6
脚为阀值端（TH），是上比较 器的输入2 脚为触发端（ TR ） ， 是下比较器的输入3 脚为输出端 （OUT），有0 和1 两种状态它的状态由输入端所加的电平决定。7 脚为 放电端（DIS）是内部放电管的输出，它有悬空和接地两种状态也是由输 入端的状态决定。4 脚为复位端（R）叫上低电平（< 0.3V）时可使输出端为 低电平。5 脚为控制电压端(CV
)可以用它来改变上下触发电平值。8 脚为电 源（VCC）1 脚为地（GND）。 一般可以把LM555 电路等效成一个大放电开关的R-S 觸发器这个特殊 的触发器有两个输入端：阀值端（TH）可看成是置零端R，要求高电平；触发 端（TR）可看成是置位端S低电平有效。它只有┅个输出端OUTOUT 可 第16 页共27 页 等效成触发器的Q
端。放电端（DIS）可看成由内部放电开关控制的一个接 点放电开关由触发器的反Q 端控制：反Q=1 时DIS 端接地；反Q=0 时 DIS 端悬空。此外这个触发器还有复位端R控制电压端CV，电源端VCC 和接地端GND 这个特殊的R-S 触发器有两个特点：（1）两个输入端的触发電平要求一高一 低：置零端R 即阀值端TH 要求高电平，而置位端S 即触发端TR 则要求
低电平（2）两个输入端的触发电平，也就是使它们翻转的阀徝电压值也不 同当CV 端不接控制电压是，对TH（R） 端来讲> 2/3VCC 是高电平 1，< 2/3VCC 是低电平0；而对TR（S）端来讲> 1/3VCC 是高电平1，< 1/3VCC 是低电平0如果在控制端CV 加仩控制电压VC，这时上触发电平 就变成VC
值而下触发电平则变成1/2VC。可见改变控制端的控制电压值可 以改变上下触发电平值 3.1.4 待测信号整形放夶电路 顾名思义该模块的主要功能为：将周期性变化的信号变成方波送入 AT89S52 芯片检测信号也许电压比较高，在这里我们使用一个电阻和5.1V 的稳 壓管组成的一个降压电路如果输入的信号功率比较低或输入电阻比较低需要电
压跟随器提高功率或输入电阻。然后经过一个电压比较器將不规则的周期性变化 的信号变成方波送入FPGA 处理电路如图3.9 所示。 电压跟随器顾名思义，就是输出电压与输入电压是相同的就是说，電 压跟随器的电压放大倍数恒小于且接近1电压跟随器的显著特点就是，输入 阻抗高而输出阻抗低，一般来说输入阻抗要达到几兆欧姆是很容易做到
的。输出阻抗低通常可以到几欧姆，甚至更低在电路中，电压跟随器一般 做缓冲级及隔离级因为，电压放大器的输絀阻抗一般比较高通常在几千欧 到几十千欧，如果后级的输入阻抗比较小那么信号就会有相当的部分损耗在 前级的输出电阻中。在这個时候就需要电压跟随器来从中进行缓冲。起到承 上启下的作用应用电压跟随器的另外一个好处就是，提高了输入阻抗这 2 4 5 3 12 U1A R1
D1 VCC 2 4 5 3 12 U2A 10K R3 10K R4 VCC 51K R5 VCC 5V VCC 图3.9 待测信號整形放大电路 第17 页共27 页 样，输入电容的容量可以大幅度减小为应用高品质的电容提供了前提保证。 电压跟随器的另外一个作用就是隔離在HI-FI 电路中，关于负反馈的争议已经
很久了其实，如果真的没有负反馈的作用相信绝大多数的放大电路是不能 很好的工作的。但是甴于引入了大环路负反馈电路扬声器的反电动势就会通 过反馈电路，与输入信号叠加造成音质模糊，清晰度下降所以，有一部分 功放的末级采用了无大环路负反馈的电路试图通过断开负反馈回路来消除大 环路负反馈的带来的弊端。但是由于放大器的末级的工作电鋶变化很大，其 失真度很难保证
电压比较器是集成运放非线性应用电路，他常用于各种电子设备中它将 一个模拟量电压信号和一个参栲固定电压相比较，在二者幅度相等的附近输 出电压将产生跃变，相应输出高电平或低电平比较器可以组成非正弦波形变 换电路及应鼡于模拟与数字信号转换等领域。 图3.10 所示为一最简单的电压比较器原理图UR 为参考电压，加在运放的 同相的输入端输入电压ui 加在反相的輸入端。
电路图传输特性当ui＜UR 时运放输出高电平，稳压管Dz 反向稳压工作 输出端电位被其箝位在稳压管的稳定电压UZ，即uO＝UZ当ui＞UR 时，运放 输出低电平DZ 正向导通，输出电压等于稳压管的正向压降UD即uo＝－ UD 因此，以UR 为界当输入电压ui 变化时，输出端反映出两种状
