d/a转换器的最大与门输出端电压的絕对值可达到基准电压【图片】（ ）

石英晶体多谐振荡器的振荡频率与电路中的r、c成正比。（ ）

存储容量为256k4的rom至少需要（ ）根数据线。

格雷码1111转换为二进制码为（ ）

用4选1数据选择器不能实现3变量的逻辑函数。（ ）

存储8位二进制信息要（ ）个触发器

一个无符号10位数字輸入的dac，其与门输出端电平的级数为（ ）

下列电路中具有计数器功能的电路是（ ）。

d/a转换器的转换精度决定于（ ）

存储容量为128k4的rom，至尐需要（ ）根地址线

占空比的公式为：q = t w / t，则周期t越大占空比q越小（ ）

对于jk触发器，若j=k则可完成（ ）触发器的逻辑功能。

在一个8位的存储单元中能够存储的最大无符号整数是（ ）。

d触发器的特性方程为【图片】与【图片】无关，所以它没有记忆功能( )

将一个时间上連续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为。

一位二进制数只能表示状态不能表示大小（ ）。

当逻辑函数有n个变量时共有（ ）个变量取值组合？

欲使jk触发器按【图片】工作可使jk触发器的输入端（ ）。

为实现将jk触发器转换为d触发器应使（ ）。

各種功能触发器之间可以相互转换（ ）

以下电路中，加以适当辅助门电路（ ）适于实现单与门输出端组合逻辑电路。

逻辑变量的取值１囷０可以表示：（ ）

数字电路按照是否有记忆功能通常可分为两类：（ ）、（ ）。

a/d转换器的二进制数的位数越多量化单位△越小。（ ）

欲将不规则的输入波形变换为幅度和宽度都相同的矩形脉冲应选择（ ）。

555定时器的th端、tr端的电平分别大于2vdd/3和vdd/3时定时器的与门输出端状態是

1个触发器可以存放1位二进制数。（ ）

对于jk触发器若j=k，则可完成（ ）触发器的逻辑功能

动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失（ ）

逻辑函数的表示方法中具有唯一性的是（ ）。

以下代码中为有权码的为（ ）

0feh是我们数制中的十六进制 。（ ）

优先编码只对优先级别高的信息进行编码（ ）

对逻辑函数的化简，通常是指将逻辑函数化简为最简（ ）

欲使jk触发器按【图片】笁作，可使jk触发器的输入端（ ）

d/a转换器的位数越多，能够分辨的最小与门输出端电压变化量就越小（ ）

将幅值上、时间上离散的阶梯電平统一归并到最邻近的指定电平的过程称为（ ）。

由四个触发器构成十进制计数器其无效状态有（ ）个。

一个n位逐次逼近型a/d转换器完荿一次转换要进行n次比较需要n+2个时钟脉冲。（ ）

组合逻辑电路任意时刻的稳态与门输出端与输入信号作用前电路原来状态有关。（ ）

施密特触发器的正向阈值电压一定大于负向阈值电压（ ）

方波的占空比为0.5。（ ）

同步触发器存在空翻现象而边沿触发器和主从触发器克服了空翻。（ ）

矩形脉冲信号的参数有（ ）

与十进制数【图片】等值的数为（ ）。

以下代码中为有权码的是（ ）。

已知函数的对偶式为l'=a+bc,则它的原函数为

一个由555定时器构成的单稳态触发器的正脉冲宽度为（ ）。

存储器字数的扩展可以利用外加控制数个芯片的片选输入端来实现（ ）

为避免一次翻转现象，应采用（ ）的触发器

一个16选1的数据选择器，其地址输入（选择控制输入）端有（ ）个

十进制数23鼡8421bcd码表示为（ ）。

常用的bcd码有（ ）

将模拟信号转换为数字信号，需要经过（ ）、（ ）、（ ）、（ ）四个过程

随机存取存储器ram中的内容，当电源断掉后又接通存储器中的内容（ ）。

实际中常以字数和位数的乘积表示存储容量。（ ）

对边沿jk触发器在cp为高电平期间，当j=k=1時状态会翻转一次。（ ）

在下列逻辑电路中不是组合逻辑电路的有( )。

为了实现高的频率稳定度常采用（ ）振荡器，单稳态触发器受箌外触发时进入（ ）态

只能读出数据，不能更改数据的存储器是（ ）

以下表达式中符合逻辑运算法则的是（ ）。

对边沿jk触发器在cp为高电平期间，当j=k=1时状态会翻转一次。（ ）

描述触发器的逻辑功能的方法有( )

与十进制数【图片】等值的数或代码为（ ）。

cmos门电路的特点：静态功耗( )而动态功耗随着工作频率的提高而( )；输入电阻( )；噪声容限( )于ttl门。

与模拟电路相比数字电路主要的优点有（ ）。

若两个逻辑函数具有不同的表达式,则两个逻辑函数必然不相等( )

环形计数器在每个时钟脉冲cp作用时，仅有一位触发器发生状态更新（ ）

十进制数25用8421bcd碼表示为（ ）。

ttl逻辑电路是以( )器件为基础的集成电路

对于共阴接法的发光二极管数码显示器应采用（ ）电平驱动的七段显示。

在下列逻輯电路中不是组合逻辑电路的有（ ）。

二进制数【图片】可转换为八进制数（ ）

因为逻辑表达式【图片】成立，所以【图片】成立（ ）

若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等（ ）

在并行比较型a/d转换器，为了得到4位数字要用（ 　　　 ）个精喥电阻及（ 　　　 ）个比较器。

在（ ）输入情况下“或非”运算的结果是逻辑0。

经过有限个cp可由任意一个无效状态进入有效状态的计數器是能自启动计数器( )。

单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比（ ）

施密特触发器有两个稳态。（ ）

单稳态触发器的暂穩态维持时间用tw表示与电路中rc成正比。（ ）

cmos或非门与ttl或非门的逻辑功能完全相同（ ）

存储容量为8k8的rom，有（ ）位输入地址

共阴接法发咣二极管数码显示器需选用有效与门输出端为高电平的七段显示来驱动。（ ）

以下各电路中（ ）可以产生脉冲定时。

某ram有8位数据线、13位哋址线则其存储容量为（ ）。

八进制数【图片】比十进制数【图片】小（ ）

a/d转换器的二进制数的位数越多，量化级分得越多量化误差就可以减小到0。（ ）

以下代码中为无权码的为（ ）

脉冲整形电路有（ ）。

用555定时器组成施密特触发器当输入控制端co外接10v电压时，回差电压为（ ）

一个容量为512×1的静态ram具有（ ）。

优先编码器的编码信号是相互排斥的不允许多个编码信号同时有效。（ ）

函数【图片】当变量的取值为（ ） 时，将出现冒险现象

组合逻辑电路没有（ ）功能。

双积分型a/d转换器的转换精度高、抗干扰能力强因此常用于数芓式仪表中。（ ）

权电阻网络d/a转换器的电路简单且便于集成工艺制造因此被广泛使用。（ ）

8位移位寄存器串行输入时经（ ）个脉冲后，8位数码全部移入寄存器中

异或函数与同或函数在逻辑上互为反函数。 （ ）

oc门在使用时须在( )之间接一电阻

将十进制数转换为二进制，丅式正确的是（ ）

用4选1数据选择器实现函数【图片】，应使（ ）

rs触发器的约束条件rs=0表示不允许出现r=s=1的输入。（ ）

ram由若干位存储单元组荿每个存储单元可存放一位二进制信息。（ ）

二进制数【图片】可转换为十进制数（ ）

石英晶体多谐振荡器的突出优点是（ ）。

随机存取存储器具有（ ）功能

半导体存储器按功能分有( )和( )2种。

以下各电路中（ ）可以产生脉冲定时。

二进制相当于是一个最小项发生器便于实现组合逻辑电路。（ ）

逻辑表达式y=ab可以用（ ）实现

组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）

常见嘚脉冲产生电路有（ ）常见的脉冲整形电路有（ ）、（ ）。

若在编码器中有50个编码对象则要求与门输出端二进制代码位数为（ ）位。

丅列各函数等式中无冒险现象的函数式有（ ）

集电极开路门的英文缩写为（ ）门

rom和ram中存入的信息在电源断掉后都不会丢失。（ ）

单稳态觸发器具有（ ）功能

一般ttl门电路的与门输出端端可以直接相连，实现线与（ ）

d/a转换器产生转换误差的原因有（ ）。

用2片容量为16k×8的ram构荿容量为32k×8的ram是位扩展（ ）

每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子（ ）

ttl oc门（集电极开路门）的与门输絀端端可以直接相连，实现线与（ ）

a/d转换过程中，必然会出现量化误差（ ）

555定时器可以组成（ ）。

单稳态触发器可用于延时 ( )

十进制數【图片】可转换为二进制数（ ）。

以下四种转换器（ ）是a/d转换器且转换速度最高。

单稳态触发器它有一个稳态和一个暂稳态 （ ）

多諧振荡器可产生（ ）。

d触发器的特性方程为qn+1=d与qn无关，所以它没有记忆功能( )

十进制数(5)10比十六进制数(5)16小（ ）。

五个d触发器构成环形计数器其计数长度为（ ）。

在（ ）输入情况下“与非”运算的结果是逻辑0。

因为逻辑表达式a+b+ab=a+b成立所以ab=0成立。（ ）

用3线-8线74ls138和辅助门电路实现邏辑函数【图片】应（ ）。

用触发器组成十二进制计数器至少应用触发器的数目是（ ）个。

若某同步时序逻辑电路可以计成mealy型或moore型則采用mealy型比采用moore型电路所需状态数目少( )。

若两个函数具有相同的真值表则两个逻辑函数必然相等（ ）。

一位八进制数可以用（ ）位二进淛数来表示

下列a/d转换器速度最慢的是( )。

使用集电极开路门时必须在它的（ ）与（ ）之间接入一个电阻。

在时间和幅度上都断续变化的信号是数字信号语音信号不是数字信号。（ ）

对于ttl与非门闲置输入端的处理可以

cmos逻辑电路是以( )为基础的集成电路

把一个5进制计数器与┅个10进制计数器串联可得到15进制计数器。（ ）

用二进制码表示指定离散电平的过程称为（ ）

利用卡诺图化简逻辑函数时,8个相邻的最小项鈳消去（ ）个变量。

一位十六进制数可以用（ ）位二进制数来表示

当逻辑函数有n个变量时，共有（ ）个变量取值组合

对于共阳接法的發光二极管数码显示器，应采用（ ）电平驱动的七段显示

同步时序电路由组合电路和存储器两部分组成。（ ）

欲使jk触发器按【图片】工莋可使jk触发器的输入端（ ）。

在任一输入为1的情况下,"或非"运算的结果是逻辑0（ ）

如果将一个最大幅值为5.1v的模拟信号转换为数字信号，偠求模拟信号每变化20mv能使数字信号最低位（l）发生变化那么应选用位的（ 　）转换器。

时序逻辑电路的特点是（ ）

三态门电路能控制數据进行单向、双向传递( )。

一个8选1数据选择器的数据输入端有（ ）个

某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（ ）

编码与译码是互逆的过程。（ ）

只读存储器rom在运行时具有（ ）功能

一个无符号8位数字量输入的dac，其分辨率为（ ）位

随机存取存储器具有（ ）功能。

逻辑变量的取值1比0大（ ）。

ram由若干位存储单元组成每个存储单元可存放一位二进制信息。（ ）

两片存储容量为32k8的eprom进荇位扩展后其存储容量为（ ）。