用38译码器全加器74HC138,实现1位二进制全加器

来源：蜘蛛抓取(WebSpider) 时间：2020-06-17 17:43 标签： 38译码器全加器

1.从功能上 ：任意时刻的输出仅取决于该时刻的输入
2.从电路结构上：不含记忆（存储）元件

组合逻辑电路的设计方法

分析因果关系，确定输入/输出变量
定义逻辑状态的含意（赋值）
4.根据所选器件：对逻辑式化简变换，或进行相应的描述

设计一个监视交通信号灯状态的逻辑电路
输入变量:红（R）、黄（A）、绿（G）
输出变量：故障信号（Z）
0 0 0
0 0 0
0 0 0
0
0 0 0
0
0
3.选用小规模SSI器件

编码：将输入的每个高/低电平信号变成一个对应的二进制代码
特点：任何时刻只允许输入一个编码信号。
例：3位二进制普通编码器
0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0
特点：允许同时输入两个以上的编码信号但只对其中优先权最高的一个进行编码。
例：8线-3线优先编码器（设I7优先权最高…I0优先权最低）
0 0
0 0 0
0 0 0 0 0
0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0
Ys`为0时电路工作无编码输入
YEX`为0时，电路工作有编码输入
附加输出信号的状态及含意

用两片8线-3线优先编码器扩展16线-4线优先编码器
只有(1)无编码输入時，(2)才允许工作
低3位输出应是两片的输出的“或”

译码：将每个输入的二进制代码译成对应的输出高、低电平信号。
集成38译码器全加器實例：74HC138
七段显示38译码器全加器7448的逻辑图

半加器不考虑来自低位的进位，将两个1位的二进制数相加
全加器：将两个1位二进制数及来自低位的进位相加


基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0 ~ j-1）的函数可茬相加前由A,B两数确定。
优点：快每1位的和及最后的进位基本同时产生。
用来比较两个二进制数的数值大小
原理：从高位比起只有高位相等，才比较下一位
比较两个8位二进制数的大小

组合逻辑电路中的竞争-冒险现象

两个输入“同时向相反的逻辑电平变囮”称存在“竞争”
因“竞争”而可能在输出产生尖峰脉冲的现象，称为 “競争-冒险”

我要回帖

更多关于 38译码器全加器 的文章

 

随机推荐