已知clk时钟信号clk和data信号,设计电路实现波形A和B

来源：蜘蛛抓取(WebSpider) 时间：2020-07-25 02:49 标签： clk时钟信号

格式：DOC ? 页数：22页 ? 上传日期： 15:22:11 ? 浏览次数：77 ? ? 0积分 ? ? 用稻壳阅读器打开

全文阅读已结束此文档不支持下载

该用户还上传了这些文档

1.2 现代EDA技术的特点有哪些

采用HDL描述、自顶向下、开放标准、具有完备设计库

1.4 数字系统的实现方式有哪些？各有什么优缺点

74LS系列/4000系列常规逻辑门设计:设计难度大、调试复雜

采用CPLD/FPGA等可编程器件来设计：用HDL描述、设计难度小、

调试仿真方便，开发费用低

但单位成本较高，适合小批量应用

专用集成电路设计：設计掩模成本高适合大批量应用

1.5什么是IP复用技术？IP核对EDA技术的应用和发展有什么意义

IP可重复使用的一种功能设计，可节省设计时间、縮短开发周期避免重复劳动为大规模SOC设计提供开发基础、和开发平台。

1.6 用硬件描述语言设计数字电路有什么优势

优势：可进行行为级、RTL级、门级多层面对电路进行描述、

可功能仿真时序分析，与工艺无关

1.8 基于FPGA/CPLD的数字系统设计流程包括哪些步骤？

1.9 什么是综合常用的综匼工具有哪些？

HDL→RTL→门级→网表的描述转换过程

1.10 功能仿真与时序仿真有什么区别

功能仿真不考虑器件延时，而时序分析必须考虑在不同器件中的物理信号的延时

1.11 数字逻辑设计描述分哪几个层级各有什么特点。

1.12、为何任意组合逻辑电路可用通用的与阵列、或阵列组合来实現

可表示为布尔代数方程，由乘积项的和表示

1.13 FPGA与CPLD在实现方式或内部结构上的主要区别

1．什么叫微处理器、微机微机系统包含哪些部分？

2．为什么计算机使用二进制计数制

3． CPU在内部结构上由哪几部分组成？

4．十六进制的基数或底数是

5．将下列十进制數分别转换成十六进制、二进制、八进制数：

6．将下列十进制小数转换成十六进制数（精确到小数点后4位数）：

7．将转换成十六进制数和②进制数。

8．将下列二进制数转换成十进制数、十六进制数和八进制数：

（1）011 （2）.011 （3）. 9．将下列十六进制数转换成十进制数和二进制数：

10．判断下列带符号数的正负并求出其绝对值（负数为补码）：

11．写出下列十进制数的原码、反码和补码（设字长为8位）：

13．将下列各数轉换成BCD码：

16．当两个正数相加时，补码溢出意味着什么两个负数相加能产生溢出吗？

17．试将两个有符号数和相加判断结果是否溢出？為什么

18．已知X= -0011001，Y= -0000110求两数的补码之和。（注意自然丢失和溢出错误之区别）

19．回答下列各机器数所表示数的范围：

（1）8位二进制无符號定点整数；

（2）8位二进制无符号定点小数；

（3）16位二进制无符号定点整数；

（4）用补码表示的16位二进制有符号整数；

（5）用浮点数表示（阶码是两位原码，尾数是8位原码）

20．计算机硬件和软件的构成原理以及各自的分类有哪些？

我要回帖

更多关于 clk时钟信号 的文章

 

随机推荐