PSR原边反馈开关电源之变压器设计-电源网
当前位置：
PSR原边反馈开关电源之变压器设计
阅读： 56195
回复： 604
楼层直达：
目前比较流行的低成本、超小占用空间方案设计基本都是采用PSR原边反馈反激式，
通过原边反馈稳压省掉电压反馈环路（TL431和光耦）和较低的EMC辐射省掉Y电容，
不仅省成本而且省空间，得到很多电源工程师采用。
比较是新技术，目前针对PSR原边反馈开关电源方案设计的相关讯息在行业中欠缺。
下面结合实际来讲讲我对PSR原边反馈开关电源设计的“独特”方法——以实际为基础。
要求条件：
全电压输入，输出5V/1A，符合能源之星2之标准，符合IEC60950和EN55022安规及EMC标准。
因充电器为了方便携带，一般都要求小体积，所以针对5W的开关电源充电器一般都采用体积较小的EFD-15和EPC13的变压器，此类变压器按常规计算方式可能会认为CORE太小，做不到，如果现在还有人这样认为，那你就OUT了。
磁芯以确定，下面就分别讲讲采用EFD15和EPC13的变压器设计5V/1A 5W的电源变压器。
1. EFD15变压器设计&
目前针对小变压器磁芯，特别是小公司基本都无从得知CORE的B/H曲线，因PSR线路对变压器漏感有所要求。
所以从对变压器作最小漏感设计入手：
已知输出电流为1A，5W功率较小，所以铜线的电流密度选8A/mm2,
次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。
通过测量或查询BOBBIN资料可以得知，EFD15的BOBBIN的幅宽为9.2mm。
因次级采用三重绝缘线，0.4mm的三重绝缘线实际直径为0.6mm.
为了减小漏感把次级线圈设计为1整层，次级杂数为：9.2/0.6mm=15.3Ts,取15Ts.
因IC内部一般内置VDS耐压600~650V的MOS，考虑到漏感尖峰，需留50~100V的应力电压余量，所以反射电压需控制在100V以内，
得：(Vout+VF)*n&100,即：n&100/（5+1）,n&16.6,
取n=16.5,得初级匝数NP=15*16.5=247.5
取NP=248，代入上式验证，（Vout+VF）*(NP/NS)&100,
即(5+1)*(248/15)=99.2&100,成立。
确定NP=248Ts.
假设:初级248Ts在BOBBIN上采用分3层来绕，因多层绕线考虑到出线间隙和次层以上不均匀，需至少留1Ts余量（间隙）。
得：初级铜线可用外径为：9.2/(248/3+1)=0.109mm，对应的实际铜线直径为0.089mm，太小（小于0.1mm不易绕制），不可取。
假设:初级248Ts在BOBBIN上采用分4层来绕，
初级铜线可用外径为：9.2/(248/4+1)=0.146mm，对应的铜线直径为0.126mm，实际可用铜线直径取0.12mm。
IC的VCC电压下限一般为10~12V，考虑到至少留3V余量，取VCC电压为15V左右，
得：NV=Vnv/(Vout+VF)*NS=15/(5+1)*15=37.5Ts,取38Ts.
因PSR采用NV线圈稳压，所以NV的漏感也需控制，仍然按整层设计，
得：NV线径=9.2/(38+1)=0.235mm, 对应的铜线直径为0.215mm，实际可用铜线直径取0.2mm。也可采用0.1mm双线并饶。
----------------------------------------------------------------------------------------------------------------------------------------
到此，各线圈匝数就确定下来了。
下面来确定绕线顺序。
因要工作在DCM模式，且采用无Y设计，DI/DT比较大，变压器磁芯研磨气隙会产生穿透力强杂散磁通导致线圈测试涡流，影响EMC噪音，所以需先在BOBBIN上采用0.1mm直径的铜线绕满一层作为屏蔽，且引出端接NV的地线。
其实屏蔽初级线圈的绕组屏蔽的绕法，根数，匝数都是有讲究的。不是随便确认的。一般的设计是屏蔽磁芯的绕组的匝数是初级单层绕组的1/2,方向要相反.
屏蔽次级与初级的匝数是初级单层匝数的1/3,方向也要相反,
最好的是次级绕制时骨架能够调个方向,是其的热点跟初级的热点在一边.
你说的这种绕法是不错，但不适用。
第1，人工成本导致变压器制造成本高；
第2，会导致线包大，取1/2会导致绕线不均匀而影响漏感。
变压器线圈匝数可以在多层PCB中布线代替，用E型磁芯。可是怎么来布线的圈数与线的粗细，它的感量与电容分布与传统的又有什么区别？这已被申请专利了的，应该不影响我们讨论下吧！今天拆了一个他们寄过来的样品（此样品实验过程中烧坏）
楼主厉害，强顶！！！
J啊，这么辛苦啊~~
楼主讲得不错.
司令，请问一下EMC&&& 30M到120M高一般是哪里的问题
楼主 变压器不用加屏蔽层，而且还无Y设计，这样EMI可以过吗？
这具所谓的屏蔽层，不是对整个变压器加个罩吧，以楼主高手用了其它方法的
路过，飘一下啊
&这么飘，急着升官呀。。。
j版马上要升为主席了哈
旅长好，请问一下你的屏蔽磁芯的绕组具体指的是哪一个绕组，是屏蔽初级和线架之间的绕组吗？谢谢！
为什么会是1/2和1/3，为什么要方向反？
绕完屏蔽后，保TAPE1层；
再绕初级，按以上计算的分4层绕制，完成后包TAPE 1层；
为减小初次级间的分布电容对EMC的影响，再用0.1mm的线绕一层屏蔽，包TAPE 1层；
再绕次级，包TAPE 1层；
再绕反馈，包TAPE 2层。
可能有人会说：怎么没有计算电感量？
因前面说了，CORE的B/H不确定，所以得先从确定饱和AL值下手。
把变压器CORE中柱研磨一点，然后装上以上方式绕好的线圈装机，并用示波器检测Rsenes上的波形，见下图中R5.
输入AC90V/50Hz，慢慢加载，观察CORE有没有饱和，如果有饱和迹象，拆下再研磨……直到负载到1.1~1.2A刚好出现一点饱和迹象，（此波形需把波形放大到满屏观察最佳）
OK,拆下变压器测量电感量，此时所测得的电感量作为最大值依据，再根据厂商制造能力适当留+3%~+5%的误差范围和余量，如：测量为2mH,则取2-2*0.05=1.9mH,误差为+/-0.1mH.
现在再来验证以上参数变压器BOBBIN的绕线空间。
已知：E1和E2铜线直径为0.1mm,实际外径为0.12
&&&&&&&&& NP铜线直径为0.12mm,实际外径为0.14
&&&&&&&&&&NS铜线直径为0.4mm,实际外径为0.6
&&&&&&&&&&&&&&&&&& TAPE采用0.025mm厚的麦拉胶纸。
NV若采用铜线直径为0.2mm,实际外径为0.22mm
线包单边厚度为：E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE
=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.22+0.025*2=1.77mm.
NV若采用铜线直径为0.1mm双线并饶,实际外径为0.12mm
线包单边厚度为：E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE
=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.12+0.025*2=1.67mm.
测量或查EFD15的BOBBIN的单边槽深为2.0mm，
所以以上2种方式绕制的变压器都可行。
2. EPC13的变压器设计
依然沿用以上设计方法，
测量或查BOBBIN资料可得EPC13 BOBBIN幅宽为6.8mm，
次级匝数为：6.8/0.6=11.3Ts,取11Ts.
初级匝数为：11*16.5=181.5Ts,取182Ts.
反馈匝数为：15/(5+1)*11=27.5Ts,取28Ts.
………………
继续，EPC13的绕线方式同EFD15，再这里就不再重复了。
以上变压器设计出的各项差数是以控制漏感为出发点的，各项参数（肖特基的VF,MOS管的电压应力余量……）都是零界或限值，实际设计中会因次级绕线同名端对应输出PIN位出现交叉，或输出飞线套铁氟龙套管，或供应商的制程能力，都会使次级线圈减少1~2圈，对应的初级和反馈也需根据匝比减少圈数；另，目前市场的竞争导致制造商把IC内置MOS管的VDS耐压减小一点来节省成本，为保留更大的电压应力余量，需再减少初级匝数；以上的修改都会对EMC辐射造成负面影响，对应的取舍还需权衡，但前提是必须使产品工作在DCM模式。
从08年市场上推出PSR原边反馈方案到现在我一直都有在用此方案设计产品，回顾看看，市场上也出现了很多不同品牌的PSR方案，但相对以前刚推出的PSR控制IC来说，有因市场反映不良而不断改进的部分，但也有因为恶性竞争而COST DOWN的部分。主要讲讲COST DOWN的部分。
因受一些品牌在IC封装工艺上的专利限制，所以目前大部分的内置MOS的IC（不仅是PSR控制IC，也包括PWM 控制IC）采用的是在基板上置入控制晶圆和MOS晶圆，之间用金线作跳线连接，这样就有2个问题产品了：
1. 金线带来的EMC辐射。
2. 研制控制晶圆的公司可以自己控制控制晶圆的成本，但MOS晶圆一般采用的从MOS晶圆生产上购买，这样一来，MOS晶圆的成本控制也成为IC成本控制的案上肉。
辐射可以采用优化设计来控制。
但MOS晶圆的COST DOWN的路径来源于降低其VDS的耐压，目前已有很多不同品牌的IC将VDS为650V的内置MOS降到620~630V，甚至560~600V。
这样一来，只控制漏感降低VDS峰值电压是不够的，所以还需为VDS保留更大的电压应力余量。
下面再以EPC13为实例，讲讲优化设计后的变压器设计。
方法同上……
先计算出次级，
因考虑到输出飞线套铁氟龙套管或输出线与BOBBIN PIN位交叉，所以需预留1匝空间，得，
次级匝数为：6.8/0.6-1=10.3，取10Ts.
再计算初级匝数，
因考虑到为MOS管留更大的电压应力余量，所以反射电压取之前的75%
得：（Vout+VF）*n&100*75%,
输出5V/1A,采用2A/40V的肖特基即可，2A/40V的肖特基其VF值一般为0.55V。
代入上式得：n&13.51,
取13.5，得NP=10*13.5=135Ts.
代入上式验证（5+0.55）*（135/10）=74.925&75,成立。
确定NP=135Ts.
下面再计算反馈匝数，
依然取反馈电压为15V，
得，15/（5+0.55）*10=27Ts.
这样算出来，不知道恒流精度可以做到多少？
好有耐心，黄工真无私啊
楼主讲得不错.细心,
顶！学习了。谢谢！
国内的IC才有成本优势，但是也不能不做选择。
&哦.不能支持国货.
按您这种算法，怎么控制电路工作在DCM状态呢？
由电感量决定
那CCM 和DCM两种工作模式恐怕圈数也不一样把&
还有就是怎么确定开关频率不会掉到音频范围呢？？
PSR无法打嗝模式下保证开关频率不掉到音频范围，这也是PSR异音难无法完全消除的难点。
但可以控制到很低。
如果变压器做好了，异音一般不是从变压器发出来的。
同意····
除了变压器，异音还会从哪些地方出来呢？
可否下限最低频率
你好，司令，你这里的E1，E1指的是什么，是屏蔽绕制吗，怎么还有两个，期待你的解答，谢谢
绕完屏蔽后，保TAPE1层；
再绕初级，按以上计算的分4层绕制，完成后包TAPE 1层；
为减小初次级间的分布电容对EMC的影响，再用0.1mm的线绕一层屏蔽，包TAPE 1层；
再绕次级，包TAPE 1层；
再绕反馈，包TAPE 2层。
能有个具体的波形就好了，对于我这种新手来说，都不知道怎么是饱和，怎么是没饱和。
看第36帖，有波形。
楼主，那个研磨磁芯是如何确定的呢，间隙与电感量之间具体有什么关系，且如何判断磁芯饱和问题，我这不是很懂，希望能给予详细的解答，有这方面得资料能否共享下，谢谢！
饱和问题看下第36帖。
电感量与间隙的关系：L=N2*AL
CORE研磨后AL会变小，也就是气息增大，AL会变小，
匝数不变的情况下，电感量也就小了。
HELLO,司令。L=N2*AL&&& 各自代表什么呢？小弟不才，还请多多指教。&&气息是指中柱之间的气息吗？
L是变压器原边电感量，N是匝比，AL是没开气息之前磁芯的等效电感值。是的。
顶！！！学习啦
你的这种方法不妥，在低压，高温时，变压器最容易饱和，你留的余量能保证变压器不饱和吗？变压器厂家做的电感量一般会达到10%的误差，你的要求变压器不便宜。
另外，我还不明白，为什么EPC15需要的原边匝数比EPC13的原边匝数多，请指点。
PSR电路一般OCP设计的不是很大，一般在120%左右，如果你测试是是以输入AC90/50Hz（没打错，不是60Hz哦），输出帯载到1.2A刚好出现一点饱和，实际烧机1.0A是不会饱和的，你可以试试，实际烧机后的OCP会在110%左右。
变压器10%的误差太大了点吧，变压器采用机械研磨误差没那么大。
匝数多可以提高一点电感量，可以让负载时的频率辐射低些，当然，你也可以把EFD15的匝数减少些，但EMC的处理就和EPC13一样需特别注意布线。
请问你用AC90V/50而不用60HZ的原因?!
重温，还需要好好吸收啊！
缘分的玩弄，让我现在才看到这么好的帖子，虽然这是迟来的“相遇”，我还想来请教下你，为什么EFD15比EPC13算出来的原边匝数要更少，你根据的依据是什么呢？谢谢。
弱弱的问一下：检测R5上的波形，怎么判断是否进入饱和了啊？新手，请指教，谢谢....
还没看完吧……
最慢的方法。
你好，新手请教一下，怎么测量，是测Rsenes 上的电压波形吗？1.1~1.2A这个数据是怎样得来的。
Rsenes上的波形是什么样的说明变压器已饱和。
对于这句很关键的话我还是没有看懂：输入AC90V/50Hz，慢慢加载，观察CORE有没有饱和，如果有饱和迹象，拆下再研磨……直到负载到1.1~1.2A刚好出现一点饱和迹象。
我想问一下如何慢慢加载，如何知道负载到1.1~1.2A,电阻比例是预先调节好的吗？
我现在弄一款PSR方案输入是款电压输出是4.2V1A。但是现在效率只有70%，很头疼，量产的时候肯会调到68%，客户不能接受。最少要70%
我看了你的帖子，可不是不知道你关键的调试的时候到底怎么入手，我现在固定匝比情况下，你调试按你的方式调试，可是我看你的帖子的时候貌似太急了，没有仔细看，我只是把电压90V.50HZ 然后去研磨气隙改变电感量！从2mH改到3mH发现没有你说的现象，我测试了VDS以及检测Rsenes的波形，详情附件&（VDS波形是错误的，高压探头出了问题，但是另外一个测Rsenes的波形是正确的）
&我想问问一下，我现在改如何入手,去提高效率!
原有变压器参数EE16骨架
初级：0.17mm*1&&120T
次级：0.5mm*1&&&8T
反馈：0.23mm*1&&25T&
还传了原理图&
我按你的方法绕线
每层应该绕满的情况，在匝比不变的情况下修改参数
初级绕了 42T&& 42*4=168T
次级 11T&&& 112*1=11T
反馈： 34T&& 34*1=34T
测量发现漏感是原来的2-3倍，能否告诉我哪里出问题了
我记得初级层数和漏感的平方成正比，是这样的吗?
效率也有原来的70%掉到67%
你的输入电阻有56R，电流检测电阻也有3.18R&
就这点来说你的损耗P=0.26W了 所以你至少还可以提高3个点。
这种看变压器饱和的办法太笨了，那需要这么复杂？
问楼主一个问题,现在很多PSR的IC没有像此电路中检测电流的电阻,请问采用你的设计方法,怎么判断变压器饱和？
SENSE的波形最直接了，其他的地方也可以测出来，但比较麻烦。
有条件可以用电流钳测。
实在没部分就在串个0.几欧的电阻进去测电阻的波形，应该也管用。
反正目的就是要测MOS的电流有没有突变现象。
兄台，为什么感量不用计算的方式来初步确定一个值呢？
如果这样子试的话，手气好还行，手气不好的话岂不是要试很多次。
我这边一个5V1A的PSR变压器的参数：142/11/33；感量1.85mH。误差正负5%。
core：EE16 。那是供应商推荐的。我感觉参数计算上和理论就是配合不到一起。还请兄台帮忙推到下。感量为什么取1.85mH？
看看第36帖和74帖就知道为什么不用算了。
EE16的变压器绕142TS，1.85的感量多饱和余量来说留得还是比较大的，
这个匝比不错，但感量低了会影响工作频率也会影响电流峰值，建议把感量做到2.0~2.2mH.
你可以试一下，就这个匝数和匝比不变，用1.85和2.0mH的变压器测试比较下，EMC影响比较大。
可惜已经开始认证了。不方便再改动了。
安规不管变压器的感量的吧，看你怎么做CDF和给安规的资料怎么处理了。不能这样就给套住啦。
LS你的控制IC是什么型号的？
OB、CR……都行
司令，15W左右的变压器，能用您这个方法做不？
楼主从实际出发，分析的不错。
还有个问题，楼主我看到你初级的线的直径是通过你绕的层数确定的，没有考虑初级的漆包线的直径够不够，也就是没考虑初级的电流.
请教大师，这种小功率的电源虽说实际寄生电容的影响要比漏感的影响大，特别是对EMC的影响，你上述的绕法，寄生电容会得到很好的控制，但漏感肯定比较大了，电源因此效率相对较低啊
楼主这种是顺序方法，为何不采用夹层绕法，那样不是更能减小漏感吗？从楼主以减少漏感出发，对各层都进行密绕，目的也是这个吧？还有加外部屏蔽是否更好？
请问第一层包屏蔽对传导起作用还是对辐射起作用?
司令，有没有什么好的结构可自动化打完NP、NV，手工只要绕NS
&要求可过EMC、EMI
初学者&虽然提不出什么问题 受益匪浅 &多多指教& 顶一个！
刚又看到这篇JAVIKE大师之作,硧实有创意,以前没想过从硧定匝数开始,毕竟是一种全新思维。但我认为你应该全面考虑你这种方法的可行性,作一个综合的评估,比如在什么条件下比先确定电感量的方式优越.如按照你这种方式在什么条件下漏慼最小,毕竟漏感也与匝数的平方成正比.
我之所以采用这种绕线方法，是有大量产品验证过的，出货多少数都数不清了，有兴趣可以试试。
当次级匝数不为整层时，不管是多了几圈还是少了几圈，都会导致耦合变差，绕线不平整，漏感的百分比就会增加。
这就是实践过来的经验
继续，飘一下过
248T？那电感量很大的；；；；；；
我是初学者，不知道楼主这种算法是否正确，但还是要顶一下。
顶贴，向楼主学习
留名，学习！
老兄，你的这个设计有没有考虑可能变压器绕不下去，8A/mm*mm的电流密度太大了吧，在小适配器中温升应该不低。EFD15的变压器原边需要248TS吗，太多了。减低匝比有利于提高输出电压的电压调整率。如果是单层绝缘线，其绝缘层的厚度有0.05mm.所以你要仔细验证你的设计，毕竟很多人会按照你的思路去走的。
PSR的电压调整率不是靠匝比来控制的，后续我会再讲电压调整的调节方式和匝数对PSR线路的EMC影响。放心，变压器一定得让你绕下去，后面会有计算的，此方式设计的变压器我以在多款产品上出货N批了。
顺道讲讲PSR的恒流控制的实现方式吧！那时候没搞太懂
我没说你这种方法不行,不管你出货多少,总没有按原先的方法出货多.原先的所有计算公式都是认可在输入电压最低的情况下在DCM和CCM的临界点上才得出的,你是认可在输入电压最低的情况下不饱和得出的,但DCM杠CCM的临界点并不等于饱和的临界点,所以才认为你有必要综合评估一下,如果DCM和CCM临界的点和饱和临界点是一回事写这么多就废话了.
PSR工作在CCM模式会很不稳定的，可以说不能工作在CCM模式，以上也不是按DCM和CCM模式临界点来设计的。
我在上面的帖子上讲了是一种新的思维方式,但你上面的计算确实不一定最好,比如按线经规格把次级线放大,相应的初级也放大,再按排满来计算,再综合漏感,分布电容和铜损,铁损及性能价比等进行综合分析,形成一种可用理论公式计算或用解释公式计算的方式,否则也只有你用了,谁用谁敢用你这种方式?
当然你可以用理论公式去验证此方式有什么不妥，我相信是经得起验证的，我也并没有强迫谁用我的方式，我只是分享我的方式。
学习& 学习&
完全赞成楼主的无私分享，不管怎样，楼主的思想总是很高贵的。
很好的分享，电源这东西确实可以用实践的方法来设计，然后用理论来验证。还没完全理解psr的原理，继续细细看
赞成楼主的无私分享精神，
什么样的思维最合实际?
JAVIKE，每看一边这帖，都会有发现新的问题，虽然每次发现新的问题会给你们回复，请教你们，但你们并没有回复，但我还是要来请教你们
我想再来请教你，你是测试临界饱和电感量来做为变压器的电感量，但你的变压器电感量还要满足在DCM，这样应该不能同时满足吧，望赐教。
应该看IC对原边绕组的检测方式，如果是检测平台电压的应该没问题，如果是检测拐点电压的就有风险。
听课，俺做了个6v，500ma的适配器。输出电压调整率不好改怎么解决呢？
我也觉得是!如果1A你用0.4的线也就是8A/mm*mm的电流密度计算的!变压器烫吗!?
0.4的线,好多年以前,我好多客户工厂,一直在用,经过时间经验的检测是可以的.你不要弄个12V1A.24V1A,等等都用0.4的线.他这个是5V1A,温度低.
不错，学习了。谢谢！
源源帮顶~~~~大家来讨论下~~~
好东西，要好好学习一下。
那个R5上的波形是什么样的最好，能否贴上个图啊？我和你的算法差不多，我只是在前面就求出了电感量而已，你感觉我这种做法如何？
找不到放大后的图，就看看这个没放大的吧。
把这个波形在示波器上拉宽，看那条上升的斜线，那是电流上升的波形，要保持是一条缓慢上升的斜线，如果在顶端出现突然上升，说明变压器有饱和迹象。
当然，变压器有一点饱和迹象，在实际中是可以长期烧机的，但因为电流突然上升会测试较强的辐射噪音，所以要控制到变压器不饱和为佳。
但，不饱和就得再研磨CORE，降低电感量，但CORE研磨多了，气隙大了，漏感和涡流也会增大，同样会影响EMC噪音，所以把CORE研磨到零界饱和点是最佳取舍方式。
先不说你计算电感量的B/H值从何来，你可以权衡下你计算出的电感量在EMC取舍上有此方式直接和有效吗？我认为我这种方式更有效也更直接。
谢谢，我试试。向你致敬！
值得学习，好1
继续 学习，
讲解得很详细。学习了......谢谢！
&&敢问兄台你这款产品辐射怎么样？我感觉会超过不少啊
辐射很好的，基本上装机不用调试就OK。
传导需要在电路上下点功夫。
后面我会在第3部分讲EMC方面的。
讲得不错&& 期待你的大作
javike&&&&你好!读了你的PSR帖子,受益很大!
有两个问题请教你:
&1.变压器饱和了为什么容易烧开关管?是不是增加了管子的导通时间发热大的原因? &
2.我做出的5V/1A样机,输出只有4.7V,应该如何调整电路参数?
变压器饱和导致MOS管的电流瞬间加大，所以烧MOS。
4.7V是空载电压吗？调节下VFB的分压电阻
1.变压器饱和了为什么会导致MOS管的电流瞬间加大?是不是相当于线圈没有磁阻了?
2. 4.7V是空载电压,可是芯片的datasheet上为什么没有说明VFB两个分压电阻的作用是调节输出电压的呢?
兩個分壓電阻大小可以決定Vfb電流，其大小與線補有關。
请问这个分压电阻怎么算吗？
上下阻值相比加上1再乘以基准电压
那不是431的算法吗？
我用OB2520做了一个5V1A，空载很不稳定。空载在4.8~5.2V之间跳动
慢慢调电流到200~300MA，电压下降到3.7~4.2V，指示灯跳的非常利害。电流到450MA时电压慢慢上升，1A时输出5.0V。1.1A没有输出
我做5V2A的产品,和你情况一样,人家说是变压器的问题.但测感量和圈数都没问题. 你的问题改决了没.
楼主大人，无私奉献！！！
此方法果然高明
个人觉得不饱和就得再研磨core，把不去掉更好理解，这句话可以理解二层含义
有点意思，类似于医生看病
膜拜！！！
谢谢分享！
&&我在J版主的帖子上放上照片。谢谢版主。
这个图太直观了，谢谢奉献。
第二个图是不是就是传说中的磁芯饱和？
又学到了，感谢奉献
好好学习 天天向上！
MARK学习！！！
听课了，认真学习！
学习了！谢谢您的无私奉献！！
先顶起。。。
强贴，顶一个
在冰版面前现丑了……
強力支持！
好帖子 顶！~
很用心的楼主.强立顶
我不是为难你，我想知道你设计的变压器在空载与满载切换时，输出电压的过冲和下冲有多大？
另外，能不能贴你的EMI测试图纸呢？
你的变压器的购买价格是多少？
认证的时候你的变压器的温升？
我原来做PSR时，过认证始终无法把变压器的成本降下来，而且恒流精度难以做到5%。
團長要不你給出一套5V1A的變壓器資料來比較一下不就可以了，我可以幫你們驗證呀。
呵呵，实力有限，我的是按IWATT的变压器的设计，使用的是IW1696.
我不能上传资料，可以看这个贴：
有去Y的设计。
IW的IC不一定适用我的方式，没有验证过。
因为IW采用的是数字控制。
空载与满载切换时，输出电压的过冲和下冲与变压器有一定关系，但此问题主要是PSR IC延时检测造成的，解决方法我会在后续讲解，不是变压器的问题。我们的客人在别家公司做的产品出了这个问题，而我们的没有，因此我们接到了一个转过来的200K订单呢。
EMC图纸我得整理下，因为之前认证整改的产品测试PASS一般就没管它。
变压器的温升绝对能通过PSE省令一项的标准。（我们的产品多半出日本的）
测试报告看附件。&
变压器进料价格在1.18~1.55RMB之间.
如果说5%做不到，那肯定是电路没调好，PSR一般都线损补偿功能，如果启用，输出线长达3米电压调整率都可以做到5%以内，我做过最长为3.5米的。
我测试过几家的IC的空载与满载切换，几乎都超出了10%的范围，甚至有些IC都掉到0V了，就是PI的也不例外。这个在MTK的手机充电中是不允许的。
其实不管是那家的IC，原理的设计都是一样的，可能我的水平有限，目前只发现IWATT的IC的恒流做的最好，电压瞬态响应做的最好。其他的IC都不太好。
要求这么严格的变压器，这么低的价格，我们一般很难采购得到。
你知道过冲是怎么来的吗？
如果你知道你就可以解决它，我会在后面的帖子讲解的。
我那200K的单客人转单之前就是用PI的IC在别家做的，不良品我都分析过，看LAYOUT应该是个大厂之作，不是IC的问题，是没设计好，所以才……
原来我们那200K单被你们抢了。。。。。。。
朋友那是你选用PI的.........
兄台所说的问题我在调试中也碰到过。我分析的结果是：补偿电容引起的瞬时相应不好。就减小了一下它的容值。后来就OK了。但是因为是原边反馈。在瞬时切换时，还是会在约5ms的时间内有降到4.3V（输出标准为5V）。这应该就是IC的一个漏洞了。
你出现的情况估计都是没调试好吧
请教一下什么是线损补偿？
你好，能具体讲一下这个延时吗？
以我个人的理解，PSR方案由于变压器感量的误差和IC批次上工艺的差异，要想做到恒流5%误差，相当难。
在没试过之前建议不要妄下结论，
实际做5%是相当容易的。
IW的恒流5%我相信很容易，如果你应用的是CR或OB的那我可以肯定的告诉你，模拟的恒流5%是绝对做不到的，两家原厂都这么答复的，我想他们没必要骗大家吧
JAVIKE说的没错5%是绝对没问题。
我也支持这个观点.自己没做到并不表是别人做不到.其实国产IC不什么国外的差.
楼主是一个实干主义者,我见过一个肖总也是与楼主一样的实干家.
先顶，再看！！
看帖不表态，谢绝站内信探讨。
老兄，我原来也跟你一样，想奉献自己EMI测试方面的经验，但是很少有人把自己的经验拿出来分享，所以心冷了，没有再把资料奉献了。
佩服你的热心肠。
其实去Y的设计评价能不能通过传导测试，用示波器就可以看出来的。
其实分享也可以让自己学到很多东西的，这些或许是自己永远的误区，
为什么这么说呢？
当一个人从一个出发点出发时，他的过程可能会让他觉得他是对的，即使他倒回来验证，因为还是自己那套想法，认为验证是对的；但如果此时有另外一个人能从另一个出发点来证实他的错误，他才会恍然大悟。
我不怪那些不愿意分享自己经验的人，可能他也不知道自己是真的对的还是错的。
但我比较不理解那些看了帖后不发表（哪怕是一个“看看”或“顶”或“NO”的表态）给我发站内信讨论的人。
是这样的。有时候自己得出的结论不是很确定其对错，也就不敢乱发表观点。但我相信真理越辩越明，或许是结论的得出都是有条件的……
后面我会谈谈PSR线路设计的EMC方面的设计注意点，还希望能得到你的点评，谢谢！
支持,学习的好资料!
团长你好，请问如何用示波器预测传导测试呢？谢谢指点！
怎么个看法，请赐教！
怎么看出来？每次做EMC才能发现和解决问题。有点头痛，麻烦赐教。谢谢！
呵呵~我这个菜鸟也来表个态先，最近经常在搞这个，还下了500K的订单呢，不过产品不是我设计的，但是是我负责整改的，EMC也通过了，只是有点勉强，最低点只有3个db的余量而已。用的IC是F0035A1的，不知道有没听说过？顶一个先！
没有6个DB都 是不行了！
这是5W原边反馈的方案的哦，能做得那么大的余量吗？分享一下。
3个DB是太少了。
一般QP和AVG有6个DB以上余量比较正常。
对5W的一般要有6个DB以上余量
5V1A是没问题的
支持一下！
今天初次来到此帖，顶顶
很受用，又学习了
学习了，谢谢版主无私奉献．
那就谈谈我的想法，上面算的变压器没有计算初级线圈的电流密度不知够否，通过测试低端满载电流波形确定电感量感觉不是很精确是否该计算下。用小变压器DCM模式，MOS的峰值电流必然大是否会超过电流检测值导致输出功率不够。
对5V/1A的产品来说初级线径用0.1mm是方便生产绕线，电流密度是够了的。
我认为测试低端的电流波形比计算来得准，当然有电流钳的就更不用说了。
做过小功率的兄弟应该都知道现在小功率CORE的材质在市场上是很烂的，得不到CORE的准确参数算得根本不怎么管用。
峰值电流检测的电阻是可以调节的，怎么会超过？
当然是要可以带满载也要保证变压器不饱和。
回复JAVIKE版主:按照你的那种方法确定电感量,我很担心变压器的温升是否过高 .
能说说你认为温升会过高的原因吗？
取漏感和饱和点的零界值可以最大限度的降低线圈的峰值电流，也就会降低铜线的温升；
如果CORE未出现饱和，CORE的温升也没理由会升高。
thank you very much~
一般我们内部选择是Ambient 40C , Bmax&0.3
老大，你说的没错，小功率CORE的材质在市场上是很烂的，我做过音箱电源10V1.2A的，两家打的变压器，EE19，一家1.4A还没有饱和，另一家1.1A就饱和了，所有元件和变压器参数都一样，就是磁芯材质不一样
这个提醒了我，一至没有办法验证差的CORE B值。
100W以上的是不是也可以这样去验证
欢迎javike版主
是这样啊 习惯了那种集成MOS管和内部设定限流值的产品了
内部限流可以理解为恒流，恒流是不会超过限值的。
版主很强悍，好东西，受益颇深！辛苦了！
版主很老道！很热心！少有
多谢回复大概明白点了& 用集成MOS管和内部限制流限值器件多了没想这么多。
初学者，先顶一个
真是强帖！！高人啊！！学习了。
大虾 早点出来就好了&& 我会少走好多弯路
那怎么回帖的人还不尽意呀？
还没回到100帖，看的人早超1000了。
支持，顶一个
同时试问楼主此方法对现有的PSR IC都实用么？
好像现在的PSR IC都是数字控制的
不知行不行
PSR只有IW的是数字控制，PI的是数字与模拟结合。
其他的都是模拟的。
这个对数字的不知道管不管用，我没用过IW和PI的，
IW的对变压器的要求一般的变压器厂商都说不好做或做不到，
PI的IC贵了点。
现在出了个mp4021
不知道怎么样？
支持楼主支持国货
PI的挺便宜的一两块人民币
2RMB买不到吧？好像要3RMB左右哦
怎么判断PSR是属于模拟控制还是数字控制方式呢？是通过某点波形还是通过规格书来看来，如何看呢？
好贴，再顶一下！！
第一百个帖子我来顶！LZ分析的很到位！！
这么强，俺 看了正在篡磨之中，三篇一起看过后迟来的回复，哈哈！
原来是这样呀，那想不想看“之四”呢？
这3个连帖只有这个帖的回复率突破100了，但没达到我预期的目标呀。
最近比较忙……
若想看“PSR原边反馈开关电源设计之四——实机详图解说”就把3个帖子都顶起来。
新手顶顶顶
頂起，版主的PSR講解很全面！
偶是新手，学习中
当然想看啊，宁可少吃少睡也要看
顶起，雄起
说实话，本人还没做过PSR的，没什么实际经验，看了楼主的解说，回头试试。谢谢！！！
再次说明，楼主确实很强悍
顶啊& 最近也在做PSR的 5V2A有机会还希望J版主 赐教啊（菜鸟来的啊）
现在原边反馈的讲解的详细的资料不多，楼主真是高手啊。这么好的贴不顶不是人啊!
分4层来绕是否合适啊？漏感和匝间电容不会很大吗？（是Z型绕法还是C型啊？）初级线圈那么多，效率会不会偏低呢？先算初级感量，然后确定匝数，再磨气隙不好些么？我是新手，请大师指点迷津，谢谢！
学习了，谢谢。。。。
是C型绕法，
在PFM模式时，电感量对EMC的影响比匝间电容大得多，因为电感量增大，工作频率会变低；同样初级圈数的增加对效率的影响是很小的，因为感量的增加导致频率的降低，峰值电流也降低（有效值增大）。
算感量的问题你可以看下36帖和74帖。
关注中，不表态~！
感谢楼主分享这么好的帖子，学习中。
请问Z型绕法和C型绕法是怎样的绕法？
感谢版主3篇大餐！我准备好好消化！多谢！
这就吃饱了，那我那"PSR原边反馈开关电源设计之四——实机详图解说 "不是没观众了？
消化和吃饱，貌似没有直接关系啊版主！
顶下，，，
用光耦反馈的反激电路，变压器也可以用这种方法搞不？？
呵呵，我也试过，样品是可以调出来，但批量就很难了。
再顶下！！！必须的！！！
请问下楼主，如果没有Y电容与有Y电容，变压器的绕法有什么区别？
1.屏蔽加在哪个位置？是在最里层，还是原边与次级之间？屏蔽要加几层？
2.是三明治绕法，还是普通绕法？
3.要不要层间加胶带？3个绕组之间的胶带加几层？
4.反馈绕组（VCC）绕到什么位置？
5.各绕组的起线端（不是同名端）从哪个位置开始？
6.各绕组在骨架上的位置是不是在同一侧开始绕？如初级是从PIN脚位置开始往上绕的，是不是次级也从PIN脚位置开始往上绕？
7.磁芯打磨气隙的那一面磁芯是靠近初级还是次级？
8.磁芯要不要加屏蔽？
第一帖中第2句有写到——省掉Y电容
学习没认真哦
没有Y电容的绕法是有讲究的，建议你把这3篇关于PSR的设计帖看完。
请看我123贴，我有修改！
你还是没有仔细看，你的问题很多上面都有讲到。
5. 上面的起线端是按同名端来做的，及400V电容正端为同名端。
6.& 不是。
7. 实测靠近初级对EMC更好一点，不仅只是PSR，PWM也是。
**此帖已被管理员删除**
次级用3重绝缘线就可以不用加挡墙了。
电容的计算公式？哪颗电容？
请先看完后面2篇，你就应该知道电容该怎么用了。
您是高手，这是毋庸置疑的，不过，在实际设计过程中，各个芯片应该是不一样的。不知道您是否用过FAN103芯片，是仙童的，如果输出5V，个人觉得辅助绕组与次级绕组比值超过2时，VS与GND可能会击穿的。
我没用过FAN103，如果可以麻烦传份规格书参考下。
为什么说辅助绕组与次级绕组比值超过2时，VS与GND可能会击穿的？
要使VCC为12V，输出为5V，辅助绕组与次级绕组比值一定会超过2，否则空载会因VCC电压低而荡机（VCC最低要求为10V），包括PWM IC也不另外。
VS与GND？是指MOS的S极与地？？为什么会击穿？
请您一定仔细研究，可能我说的并不一定正确。它后面是设计典型参考。辅助/输出=15:9。其实，VS和GND之间经常短路的原因我还没有找出。但猜测：1.匝比可能出现问题；2.电感可能出现问题。反正，如果设计不当，VS和GND之间就会基本短路，表现现象为：用表笔测VS和GND之间电阻为33Ω左右，好芯片基本无法测量它的电阻，应该超过1MΩ；上电后，输出无电压，但输入功率在不断跳动。
FN103MY的VDD-OFF电压在5V，启动是靠HV通过内部恒流稳压启动，所以理论上在不考虑漏感影响的情况下，反馈线圈和输出线圈的匝比为1：1都可以工作，而OB,CR……系列的VDD-OFF一般在9~10V左右，反馈线圈和输出线圈的匝比至少要在2：1以上，而且还要考虑二极管和漏感的影响，所以要更大些。
你的VS与GND击穿，与上面所说的匝比没关系，是该是线路或变压器的问题，击穿的原因应该是电路产生了负压给IC的VS端，这对IC来说是致命的。
我没用过FN103MY，不知道它的IC在检测端的负压方面有没有改进？
还是按理论标的可以承受-0.3V以内，实际无法承受。
OB,CR……的IC在刚推出时也有这种问题，后来听FAE说改善了。
你可以在VS对地反接个4148试试，
或者像大功率的Isense检测一样，加一级RC，但这样对IC的延时检测有影响，得注意RC的取值。
您说的非常好，不过，如果加一个“1N4148对地”的话，如果VS为负压，电流会从地经过1N4148流入IC，那岂不是和不加1N4148一样了？请看看是否是这样加的，如图。或者您是想用1N4148钳位？不过VF=1V，显然也不是。请问如何理论上理解加1N4148的作用呢？因为没做过项目，所以“或者像大功率的Isense检测一样，加一级RC”，就不知道是哪里加RC了……&
反接4148是参考OB以前的做法，在FAN103上的效果还得看实际测试。
它是防止有过高负压瞬间损坏IC，对时间过长的高负压是无效的。
接RC的方式是在CS与RS1和RS2的接点之间再串一个电阻，且CS要与IC尽量靠近。
VS脚反接4148是反向钳位用的，因为芯片VS脚工作电压是-0.3-7V左右，接4148是确保VS脚的负压不会超过这个值从而影响到他的采样，经验证此二极管主要是影响到他内部的线损补偿电流。这也只是在匝比较小时效果明显一点，匝比较大时此二极管效果不明显。
而且您看一下它的内部结构框图，VS内部有一个S/H保护器，就是钳位锁存器，如果是负压超过0.3V，应该被钳位的。
VS内部的 S/H保护器只是对RS1与RS2开路或短路起保护产品的作用（不至于发生破坏性损坏），对负压是无效的。
这个变压器漏感应该比较大，但不知道对芯片的破坏机理是什么。
你可以测RS2上的波形，观察是否有负压。
负压一般都是变压器没做好的原因。
谢谢您的建议，申请的IC芯片太少了，不敢多次尝试，否则被我工程师骂的。
说实在的，VS和GND之间的击穿，还是比较难捕捉到的。我曾经试图乱绕变压器来损坏芯片，结果，现象却不是那么差。比如我想做5V,0.5A的，结果乱绕一个变压器，得到是2.67V，0.46A的，然后调节VS电阻，可以将电压拉到4.6V，而且芯片也没损坏。这说明您说的和匝比没有关系，这个结论是成立的。如何制造负压给IC，我还没有想出什么方法……
你这测的不是Vrs2的波形吧？像VDS的
你想产生负压？为什么呢？
负压会损坏IC的。
这是DS的波形，我想验证一下，是不是IC本身对负压处理不好，否则以前VS和GND之间击穿短路的现象就不好分析了。
上面波形是DS波形，下面是输出负载两端波形。我想用负压让IC损坏，以证明芯片对负压的保护能力不行，否则，我以前换了的芯片，都不知道到底是什么导致VS和GND之间短路的。&&&
在输出端加一个正向的整流电路，并消耗一定电流，可得到负电压
开关管导通时辅助绕组不是应该会有反相电压么？这时RS2上不是应该有反相电压么？不解为何说是变压器没做好才有负压？？
能解释一下为什么变压器没做好会产生负压，另外负压如何损坏IC的呢？
开关管导通的时候，副边绕组和辅助绕组本来就是负压呀，不知道我有没有说错
不是MOS的S，是VS和GND之间只有33Ω，实际芯片两脚间电阻非常大。可以肯定没有其他低级错误。而且2-3个坏了的芯片，都是由于我去调整两个电压取样电阻时候发生的，所以考虑可能是变压器匝比的问题。
会不会是静电击穿IC?检查下你的设备。
实测靠近初级对EMC更好一点
请问什么意思了!?
打磨过的磁芯放在初级那边，没磨的磁芯放在次级
老大,请教一下,是是PSR模式的IC，就不适合用光耦反馈设计,或者只能用正激或buck模式的光耦返馈.能指点一下原因吗?用光耦效率只有82%,不用光耦效率有90%.而且高低压输入条件,电流不稳.多谢!
这种缘边反馈的IC本来就是为了小功率降本设计的，省去了后极反馈的光耦和取样的431，你现在又加上来。。。兄弟以后少吃点饭，都撑着了。
多谢你的指点,实际情况是IC的规格书中有一个正激拓扑,817反馈的电路,所以就问问.那对于低压时,输出电流不稳会是什么原因,谢谢
在外围参数没有错误的前提下。三个字：变压器！这种PSR的IC其实做好变压器，就基本可以宣告电源做成功了。
这个做一个案子，就是如此，改下变压器就好。
输出电压随着输入电压变化而有稍许变化。
这个我们伸长脖子盼着呢。
老大,这个之四什么时侯能出来啊,莫忘了
这四篇我是一篇也不会放过的的，别说我无赖哟
楼主真幽默，，活到老学到老，，要消化了才能继续吃，，，
我也加把力，可不能掉下来啊，看到的要让更多的人看见
初学，楼主的分享精神值得学习啊。做人做事值得尊敬。
在我使用LNK614做充电器时，发现我123贴的提的问题对传导有很大的影响。请楼主继续！
兄台有用过LNK564没？
我正用这做个小功率的电源模块
很强大，学习中。。。
我用ＩＷ3620也是容易坏ＩＣ，说不能空载，空载了也是VDD和GND之间短路
不能空载??
在没有假负载的情况下空载IC进入间歇模式，最多只是荡机，怎么会击穿IC呢？
应该是静电损坏，还有在测试时，大电容的电没放完，如果没摆好，也会损坏IC。
这到是有可能
您好呀， 我用原边反馈芯片做了一个3w球泡灯驱动，不知道是怎么回事 点灯一个小时后驱动保险丝就烧& 刚开始是好的正常工作，&&
还有一个问题是输出不稳定，有时上电时稳定然后关闭电，再上电就不稳定了 要等一段时间才能稳，很奇怪 不知道是哪的问题呀？ 急死我了都
1.点灯一个小时后驱动保险丝就烧&,就只烧保险丝吗？还是IC/IC+MOS都烧了，点灯一个小时候，温度上升，有可能变压器饱和了，建议调整变压器参数。
2.第二个问题不好回答，是怎么个不稳压法，电流忽大忽小，输出电压不稳（从多少到多少），重复启动，还是灯闪烁，楼上最好是贴出电路图，变压器参数，以便大家给你参考。
点灯一小时后 有的是只有保险丝烧& 有的是整个电路几乎全炸了，烧的特别厉害&&
因为是3w的驱动 我前边没加什么保护措施 例如 热敏电阻等 只加了个保险电阻
我点灯是5个灯并联一起点的&
一小时后炸机？
变压器饱和的可能性很大
驱动保险丝？
怎么接的？
难道不是输入的保险丝？
可以上个图分析下吗？
就是输入的保险电阻 10欧 1瓦的&&&&&&&& 我15个灯一起并联点亮 可以全亮& 但是再加5个并联一起点有的灯就会爆炸 烧的很厉害&& 不知是不是输入电流太大了呢？&
10灯一起点亮时& 刚开始全亮 过一会有的灯就会坏掉&
不知道是怎么了？
变压器初级1.4mh
得上图和变压器参数才能作详细分析
还有 驱动输入输出不稳呀 ，一会是3.9w一会是4.1w 一会是2.5w 来回变动&& 持续一分钟就会稳定了& 但有时稳定 关闭电再上电又不稳定了& ？
我的qq&& 可以通过qq详谈&
**此帖已被管理员删除**
请问楼主，用这种设计的电源尺寸可以做到30*15mm（长*宽）吗？成本还要在5RMB以内？
现在我正用PI的LNK564做这样的一个电源
成本最低可以做到4.2~4.5RMB
你没有说高度？
高度也就EE13变压器那么高吧
我看了您这输入电压是用90AC/50Hz,是否同样适合220AC呢？
小功率2W的成本是否还可以再降，甚至可以非隔离的，主要给液晶显示和单片机供电的
恳求一个方案试试，谢谢
EE13的高度，做30*15*15mm的5W，不现实吧？
USB+变压器+CAP都不够，其他元件怎么办？
我的是90~264V输入的
2W的成本用PSR可以做到3.5RMB左右，用RCC可以更低点
我只要做到2W的，不用USB接口，直接布在主板上的
之前考虑过RCC，要过安规，低EMI的话貌似物料会比较多，30*15*15mm这样的范围貌似不够用吧
楼主用什么芯片做到3.5左右呢？
没有USB这个尺寸就可以做到。
楼主，能不能赐我一方案，嘿嘿
PI的芯片确实贵了点。。。
我不喜欢在帖子里打广告，
准确说是讨厌在帖子里打广告的。
是我有打广告嫌疑，还是楼主说自己···
我是一新手，老大给的任务有这些方面的限制，所以会到论坛上来找些大师的指点，如果有不当之处，还请谅解···
我是说我帖子上面说了PSR成本低，方案已经告诉你了，用什么IC我不方便直说。
是不是就是帖二里的那种适用范围的方案呀？
好的，谢谢!!!关注楼主，学习···
兄台高见！拜读javike的帖子，对刚接触反激式电源的菜鸟，真是受益匪浅！
第一次看PSR，讲的很仔细，顶起！！
再顶！！.....
这么好的贴不顶，没天理了
最近在学PSR，好东东当然要大家分享了。
楼主真强,Mark一下,改天再看
小弟在用IW的，空载确实只会荡机，变压器有声音
这个我没有见到你怎么计算初级线径的&& 可不可以告诉一下我& （新手请谅解）。最好能帮忙发点计算变压器初级线径的资料。先谢谢啦！！
你没认真看
收获很大,谢谢了.
我们做了一个恒流电源,开机输出电流250mA,然后慢慢减小,一刻钟后稳定在235mA;
怀疑变压器问题,把其他器件盖住,给变压器吹风,电流会回升;停止吹风,还会减小然后稳定.
变压器表面最高52度,环境20度左右.
请大家帮忙分析一下.电源是DCM反激.
是你的恒流电路没有温度补偿吧
没有温度补偿，因为是一个PCB板测试，没有放在灯里；
怀疑变压器热稳定慢，但是不知原因
你确定只有变压器温度被你吹起来了，看看变压器周围有没有元件受到影响，如果是变压器温升导致电压不稳定，那就是产品有问题了
不好意思，没有说清楚，吹的是空气，增加空气对流降低变压器的温度；
如果不吹，输出电流会降低然后稳定；
那应该是某个元件发热导致的基准偏了，变压器应该不会。
这个情况我个人认为是输出二极管用小了
反射电压取值100会不会高了些，PI上的有些建议是取值50V（40-60V)
100V时对600V的MOS有50V左右的余量，对650V的MOS有100V左右的余量。
上面有讲的
12W的输出变压器用什么型号的能做到，EE20能做吗，如果采用EE型用你的方法行吗？IC是BP3105
你的输出是多少V？
12V的话最小可以用EE16或EPC17的，但对磁芯要求相当严格。
有条件可以用EE19的就够了。
BP3105我没听过哦
22V的输出 是上海晶丰明源
22V就更容易了。
可以传BP3105的IC规格书看下吗？
正在看你的贴子了，还是比较好理解，谢谢你了哈，
传统变压器体积较大，前段时间南京思立科研制了一款开关电源，采用全贴片技术，变压器采用内嵌PCB板方式，即把线圈匝数布在ＰＣＢ内，大大较少体积了，能否来讨论下这项新技术？
首先申明，我不是思立科的
我只是欣赏他们的那种创新，中间那部分···
我上传的附件怎么不见····加密了连个附件都上不了
我以前做过2款用这种变压器做的产品。
如果工作频率低于100K，似乎优势不大。
学习实验当中
学习了，不过这种原边反馈的电路，输出电压的一致性可不太好。输出电压误差很难控制在40mv以内。
真是高手啊，解决了我很多困惑。
顶起，收藏，慢慢看！
javike:你好，
看了你的帖子《【原创】PSR原边反馈开关电源设计之一——变压器设计》，非常佩服。
我不是搞电源的，但我们的产品要用到电源，成本和安装空间的原因，必须自己做电源，现在正在做原边反馈的电源，但由于水平问题，问题百出。
现在做的电源没法正常工作：请看帖子
由于原厂给的是ＥＥ１３的参数，我换用ＥＰＣ１３、ＥＦＤ１５，在变压器设计时出现问题，导致电源不能正常工作。
我们的电源规格是：
&&&& 输入：AC85～240V
&&&& 输出：DC12V/200mA、DC5V/80mA，（5Ｖ用７８Ｌ０５从１２Ｖ得到）
B、ＥＦＤ１５
　输入：AC85～240V
&&&& 输出：DC12V/200mA、DC5V/80mA，8V/100mA。（5Ｖ用７８Ｌ０５从１２Ｖ得到，8V/100mA为另一绕组输出）
请高人帮我设计一下变压器，费用问题可以商量。
先谢谢了。
看了一遍还不过瘾，看来还要在多读几遍，感谢版主！
顶上去。。。
一定要顶& 好贴
顶，我5V的匝比一般取在10.5~15之间。我用原边做过1个5V/1A的148：10：18
学习了，顺便顶下
讲的很仔细，顶起
变压器我一直都不怎么会算呀，谁有什么秘诀可以教教小弟呢
变压器不是算出来的，算只是辅助，还是需要调试的
老哥有什么技巧吗，请指教下。。。
楼主的方法讲的就很详细呀
这么多楼了，还在跟啊
这好帖跟的人肯定多.
DX，我按你的这种方法设计了一个PSR全电压输入，72V输出的变压器，结果匝比是1，考虑到感量，最后得出的参数是Np:83T, Ns:83T, Na:18T 但是实测的时候取样电阻感觉根本不起作用，实际输出电压完全不对，而且变压器有啸叫声，可否指点一下？骨架如下图：&
ER2010的变压器？做多少W呢？这个变压器不便宜吧？
做十几W的，咱们可以先不关心价格，高手可以帮忙给个参数不？
没接触过PSR，全部看完，受益颇多，感谢！
超好的貼子,LZ什麼時候出書詳細寫一個,我第一個買!
花了不少时间去看这个帖子，有收获，不过还是有几个疑问：
1,为什么一开始就是次级的绕组，你初定为一层还是说一般情况下都是以一层为基准？二层不可以吗？按你这么说的话，就是说你是设定次级绕组为一层，然后去绕，是这样理解吗？
2，我们算变压器的时候都是先算出电感量，然后再去计算它的初级绕组圈数，然后到次级的绕组圈数，你的刚好相反！
这些问题可能是我不理解PSR的缘故吧，请指教！
绕一层是为了减小漏感；变压器的感量只是用来决定其工作模式的，PSR只能在DCM模式稳定工作。
各位老大，小弟弄的PSR充电器遇到麻烦啦，郁闷当中，不知道如何下手，现把我的郁闷与大家共同分享下，希望能找到解决的办法：
我用的是启达的CR5335做的PSR，5V1A充电器了。试产200PCS时没什么问题。但在生产时出现了以下问题：
1.老化时（水泥电阻5R，2小时）IC不知道怎么的炸掉了，也不知道是哪里坏，换了IC就&&& 好了。测试VDS值是也没超出范围，在450V左右。不良率2%
2，带负载1A时，负载电压很低，CC模式下只有3.8V,也是不知道哪里坏，测试变压器感量，漏感都在范围内。绕线工艺和良品也是样没变化的。这个不良品弄的真是郁闷，更换变压器那决对是OK的，但有时更换VCC电容时也好，更换原理图中的D2,FR107，也有好的。我真不知道是哪里坏了。不良率5%
3.另外只要是高压测试不过，IC100%打坏。
应该是IC问题，这个IC我在测试样品时就发现不稳定。
这次又没看完，先顶再说
虽然看起来很累，但是很有劲，谢谢！
人家是先考虑成本的设计前提
计算时候是否一定要把次级绕满一层，但这样的话假如我绕两层，那初级匝数就很大了，比如我用EE16的骨架，输出是16V350mA，按照你的方法次级绕两层绝缘线，NS=9/0.35*2=50T了，n&100/(16+0.7)=5.9.NP=300T 了，请问是不是一般都是绕一层？
今天看完了，明天再仔细一下
楼主，那个VF代表什么，我菜鸟，请指教
我顶！！！
输出整流管压降
二极管压降
这种电路应该只适合10w以小功率供电电源吧
现在20~30W都有在人玩了
看了好久了,有点想顶几下
PSR&&& 5W& 10W& 我做过，就没有做过20W，
PSR我们搞到60W去了
楼主的这个帖子早前看过， 和大家一样会有疑问 --- 初级线圈为什么要240多圈？ 100来圈明明是够的。近来再读这个帖子，慢慢悟出点理由来。不知对错，和大家来分析一下 ~
1. 猜想楼主初级线圈的绕法实际上是为了减小EMI （因为楼主要省 Y 电容）本人对PSR不熟，不知道圈数多对PSR和减小漏感有无帮助。
2. 减小EMI的方法是 -- 减小初级电流。初级电流小的话，MOS管开关的噪声也就相应会小。 DCM模式下保持输出功率不变，要减小初级电流唯有加大电感量。由公式可知变压器 Ae 和 B 不变的情况下加大电感量，就必须加多圈数。假设频率65KHz，Ae=15mm，B = 3000，输出 6W 时（20%余量）初级电流 I = 0.35A 时 L= 2mH,& 156T； I = 0.22A 时 L=5mH,& 248T
3. 也就是说楼主的初级圈数的设计目的 --- 是出于最大限度减小初级电流。当然，代价是铜损增加，铁损也增大至极限（磁芯用到 limit，几乎饱和）
4. 凡事都有取舍。为了省了Y 电容，牺牲些效率。是否合算 ？ 要看实际情况。变压器毕竟很小，方便散热，温升有限。
5. 传统的变压器设计都是以效率最高，损耗最小为目的 -- 所以算出来的是最小圈数。楼主的这种方法看似怪异，其实一切都合情合理 ~
6. 为什么EPC15需要的原边匝数比EPC13的原边匝数多 --- 不是楼主不想在EPC13上绕个 300-400圈， 是因为实在饶不下 .........
增大电感可以通过减少气隙来实现吧？
怎么也没个人发表下意见？ 我的分析不一定对的呀
上帖中我假设 65KHz的频率计算，来比较电流。而实际上65KHz的频率是不行的。以最小输入电压 Vmin = 105V 计算，最大占空比 Dmax 已经超过0.6 了。所以，实际开关频率需要在 50KHz 以下 ~
看完,顶下,哪么低的频率倒是真的,困惑中.
对变压器来说是加多初级匝数减少磁芯电感,还是减少初级匝数加多磁芯电感,做折中好些还是怎么做效率才高才稳定,这会不会说高温环境就要加初级线匝数减磁芯电感?因为磁芯对温度影响大?指的是相同功率电感值是不是一定?这样算是菜鸟匝比都会留出70-100余量,看完就是觉得变压器要注意的只是绕法讲究,是不是楼主要的是小的原边电流和低的频率,因为这样对EMI应该会好一些.本人菜鸟刚飞到,如果把这帖用到LED,有把握吗?只是充电器专属吗?望指一二,万谢.
所谓的充电器其实就是5V/1A的 adapter。因为充电的部分都在手机里边，外部需要的只是一个5V电源 ~& 这样的设计应该还是只能在小功率时用，变压器大了以后散热就没有那么好了 ..........
那么多人在说,怎么就没有说到PSR的效率跟过能效一事啊!
怎么加多匝数还会减少电感了，这个地方你说错了吧，L=N2.AL。增加匝数不是增大N，怎么电感会减少啊。不明白
看看AL代表的是什么意思吧
请问工作频率具体值是如何取舍的，有没有计算公式的，我菜鸟
设计公式的抛出，真心诚意地指导，大师理论及胸襟气魄非 常人能比也。
学习，支持~~~~~顶
学习中……留个记号！
我现在在做原边反馈5V2A，IC是3970，客人要求带载输出5V-5.5V，其他都OK，现在温度过不了（110），请问谁能给个建议，谢谢！
肖特基是两个3A40V并联，
在不，帮帮忙喽
老兄!要把问题说得具体点，别人才好给建议。比如用什么变压器，是那颗元件温度高，变压器结构，铜线等规格。
不好意思，才看到。。。。。
110度是什么的温度呀？环境温度是多少？参数？图？3970我没用过哦
肖特基温度，环境温度27度，
司令怎么不发言呢，
不好意思，最近有些忙，
2A输出，DCM模式，输出峰值电流在6.5A以上，2个3A的当然温度高了
哦 ，谢谢，我换2个5A的试试，
IC3970的资料在我的电源博客中，你去看看，Thanks！
基本看完了一遍，受益匪浅！楼主真是好人。小弟初学，一直没弄太明白，请问这输出峰值电流怎么计算的啊？
好佩服，希望若干年后我也能对开关电源有自己的见解，虽然现在还是茫然
我也是菜鸟，来学习了。先顶一下，呵呵
看了大师的佳作，受宜非浅。能帮我看一下，3W的LED电源设计的对不对，不甚感激！
这个我觉得还可以，你可以把你的设计方案发过来吗？
看了好久了,有点想顶几下
从昨天看到今天。我支持下。
强大的贴,,没道理不脚印个
现在好多厂都在搞PSR，我也在搞，不过用的是2162，如果要做无Y，V级，过安规，成本低，确实有很多问题要解决，特别是做系列，总是顾此失彼。
司令太强悍了，菜鸟先学习了，。
回贴不能添加附件，郁闷啊
javike，辛苦了，终于大概扫完了一遍，下次再细看，谢过了！！！
黄工，问一个很笨重的问题，PSR是表示原边反馈还是其他意思呢，英文全称是什么
过来顶一下
菜鸟来学习了！楼主威武
no y 的精髓在于變壓器，有個繞組要負壓的
初级铜线可用外径为：9.2/(248/4+1)=0.146mm，对应的铜线直径为0.126mm，实际可用铜线直径取0.12mm。
樓主，請問9.2是哪裡來的？？有沒有關於選線徑的資料發給我看看。。
9.2应该是匝比吧，
骨架宽度。版主
骨架的宽度
J版的帖子回味无穷，看了还想看
老大,这 PSR模式 IC,能做成15-25W兼容吗,那在设计时从哪里下手?多谢指点
这种PSR的IC做二三十W的比较少见，其实说到兼容，就是大马拉小车的概念，你做个10V/2.5A的电源，你说它能不能承受10V/1.5A呢？当然如果你输出的参数都不一样就要重新设计变压器了
多谢指点,这个输出电压基本稳定,32-36V,只是电流会变化,从300mA变到720mA.我想用一个电路能通吃,想法比较幼稚，莫笑
版主，帮忙解释一下这个计算过程：
次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。
& &1/8/3.14是如何聊得来的？ &为何要乘以2？
为何要乘以2？乘以2才能得到铜线的直径。
那应该是平方不是乘以2
楼主请赶紧解释一下吧，很多人都等着回复呢。
我是这样理解的
1为输出电流1A& 8为电流密度
可以把公式写为：
3.14*r的平方=1/8
r的平方=直径D的平方/4
最后带入算出直径D应该约=0.4
这是根据铜线的截面积乘以电流密度等于电流的大小来的，一般的线径表示的都是直径，所以要除以2
太精彩了，正学习呢，不知道第四部什么时候面世
好贴啊，真是世纪好贴，正在学习中
司令，可以写本书出来了。我必顶
初級線徑太細，補充以下說明，不重視品質的不需要這樣做；
線徑小於Φ1.6mm（含）的線，BOBBIN類產品其START,FINISH端必須先做三次折回再相絞，但線頭不可伸入線包，且在線圈里至少0.5圈.兩（含）線以上並排繞線時不做折回處理，但需將START,FINISH線相絞.絞線部份長度須至少伸入線包5mm.
楼主：次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm，这个0.4mm是怎么算出来的？怎么我算才0.0796mm呢?请楼主帮忙解释一下。
False False Bitmap False False Bitmap
Part Number
Schottky Diode
RDS(ON) (mΩ max)/VGS=
Full Production
Full Production
Full Production
Full Production
Full Production
Full Production
Full Production
Full Production
Full Production
Full Production
Full Production
Full Production
我觉得有问题，看我在402贴的回复。
(1/8/3.14)这个算出来是面积，还要开方才是半径，在乘以2才是直径。
是对的，你从左到右的顺序来就行了。
司令:请教问题.我做5V2A的产品.变压器127:8:22 用EE-19磁芯,感量 1.6mH& 误差正负5%.实际使用.有些就可以,有些不行.输出电压不稳定.请教是匝数比有问题.还是其它问题,请指教.
用的是哪家的芯片？VCC电压在不在范围？
&用的是SP5618 VDD电压10V左右.后来调到12V,加1.5A以下时,输出电压就不稳定且纹波很大.1A时达到1.8V,2A时只有720MV.加2A时.VDD电压达到29V.刚用原边IC.请指教.
VDD电压要设定大点，空载要15V左右
hong工，应该是变压器的问题。最好把变压器的参数发出来。
5V2A没问题的
VDD设得太小了
次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。
版主，对这个算法不敢苟同。
输出电流1A 是次级侧电感上的电流平均值吧？怎么能直接说次级线径上的电流有效值呢？
在DCM模式下：Il-avg=Io/D‘，（A）
其中D=toff/T。
真正的Irms=sqrt（D*Il-pk^2/3）-sqrt（D’*4*Il-avg^2/3）
将A式带入上面：Irms=Io*sqrt[4/(3*D)]
所以，我们通常选择输出电流的1.4倍作为二次线圈的有效值电流。
这里输出电流只有1A ,1.4倍叶只有1.4A，按1A的有效值电流来算，线径肯定小了，结果是电流密度大了点，温升大了点；
但是对于输出电流较大的场合，这样“估算”就不正确了吧！
还望版主来个解释；大家如果觉得对的或者不对，都发表一下自己的看法。
我觉得有道理，次级线圈电流不能等同于输出电流的。次级电流有效值应该要比输出电流大
你说的貌似是正确的，但是你的公式让我看不懂~
可以自己画一下副边电流波形，推算一下副边电流有效值的公式
也有相同的疑问。
按楼主的匝比，功率等计算，副边绕组的有效值电流大约1.8A，1A只是输出的平均电流。
非常非常感谢楼主。刚开始准备做电源，就看到这么详细的解说，真的非常感谢楼主的无私奉献
前辈，你好，你这个变压器设计很新颖也很独到，弱弱地问一句，你这个只适合于小功率吗？在中大功率有什么好的设计变压器方法勒，谢谢
已知输出电流为1A，5W功率较小，所以铜线的电流密度选8A/mm2,
次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm
这个怎么选的 怎么算的次级铜线直径的？？？
我IC不自带mos，而是用的外置bjt，那么初级线圈公式怎么算？
这看你用的MOS管的耐压值了
值得关注PSR
请教楼主,输入电压AC90V~260V,输出电压DC65V,输出电流为270mA,EFD20磁芯的变压器,该怎么设计?
前辈，我有一个案子，变压器不知怎么算，麻烦你指点下，IC是BP3105的，要求为：
输入电压：85-265V 50Hz
输出：6-12V, 900mA
帮我算下初级，次级，反馈绕组圈数怎么确定，谢谢！
设计了一个，参数为：
EFD20 变压器规格书（15V/0.9A）
EFD20 变压器设计：
骨架图：&&&&&&&&&&&&&&&&&&& &&&&结构图：
变压器参数：
1、&&&&&&&&&&& 原边电感量（Pin1-Pin2）:Lp=1100uH, ±7% (@1Khz)
2、&&&&&&&&&&& 原边漏感（其它PIN短路，测Pin2-1Pin1电感量）LK&20uH(@10kHz)
3、&&&&&&&&&&& N1 .N4对N2打耐压AC1500V /1MA
绕制方法：（从骨架向外）
原边绕组N1（一层）
Pin1-PIN8，Φ0.25*1P，46Ts
单根Φ0.25漆包线，由1脚起绕，一层46TS，收于8脚。
加2层绝缘胶带
副边绕组N2（一层）
Pin5-Pin7，Φ0.45*2P，13Ts
两根Φ0.45漆包线，由5脚起绕，收于7脚
加2层绝缘胶带
原边绕组N3（一层）
Pin8-Pin2，Φ0. 25*1P，46Ts
单根Φ0.25漆包线，由8脚起绕，收于2脚
辅助绕组N4（一层）
PIN4-Pin3，Φ0.25*1P，13Ts
单根Φ0.25漆包线，由4脚起绕，一层13TS，收于3脚
加2层绝缘胶带
注： 保留1。2。3。4。5。7PIN& &&&&&7。8PIN -CUT
现在问题出现为：
在220V时，输出电流940多mA了，230V时909mA, 265V时电流950多mA了！110V 990mA，不知是什么原因？
仔细看了一遍，虽然有些地方还是没看懂，有些地方看懂了没完全记住。还是要找个笔记本写一下基本的思路和公式。感触良多，正是因为有楼主这样的宽厚仁德的前辈工程师在指导我们，才让我们少走了很多弯路。非常感谢。楼主好样的。支持你。
CS引脚串一个电阻····如果不想改变压器可以试试这个·····
谢谢你的无私分享，我还是一个新手，还是处于学习阶段，以后要多看看你们这些大侠的帖子，好好学习一下。
非常感谢楼主的无私奉献，谢谢！
借楼主的平台交几个工程师朋友.我们公司,提供60W以下
的充电器,适配器,DVB等方案,技术支持从做样品,EMI整改,安规,试产,量产.等一路服务.QQ.尽一切所能做到你满意,做到你老板更满意.
"老钟电源IC" 在这里忙着做推销呢，呵呵
跟大师学习中。。
现在这6级能耗的东西怎么搞，线径太细，会导致铜损大，效率低呀，楼主有什么好的方法吗？怎样才能容易通过6级能耗？
6级能效的电源最好用带高压启动的芯片，降低启动电阻的损坏，这样可以较大提高轻载时的效率，这样平均效率就上去了。
次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。
没明白过来，好像按这个式子算也不会等于0.4吧。。。
我算下来是0.3989
这个公式对不对啊？如果1mm过8a,那0.5mm就可以过4a啦，那怎么0.4mm的线才过1a呢？
这里算的电流是面密度，面积公式里面半径带二次方，你这样算没开方啊
呵呵呵，没文化真可怕，SQRT(1/8/3.14)*2，司令写得很清楚了，sqrt就是开方的意思，半径乘上2不就是直径了吗
不能这么算的，电流跟线径的平方有关的，不是单独的一次方关系
还不是很懂，学习
基本设计步骤了解，其他的都是一些数学问题....
送上一个菜鸟的膜拜
送上一个菜鸟的膜拜
司令，可以说下原边反馈的原理还有它的反馈过程吗？谢谢啦
哈。。我折开小米手机充电器看了下。发现原理同大师讲的一样一样。有时间详细看看。。。我是一个电源爱好者
小米手机充电器用的芯片是什么牌子的
受益非浅，紧跟大师的脚步学习，谢谢jiav版主
的确是受益匪浅，多谢！
正在弄一个反激变换器，谢谢司令。
这下可以用着司令的办法，弄一个出来试一试。
PFM与PWM调度变压器时计算方法一样吗？是按IC的最低频率计算吗？
菜鸟工程师受教
强贴，看一次再看一次
两年过去了，不知道楼主现在用PSR芯片最大功率做到多少？还有无Y最大功率做到多少？小弟现PSR芯片最大做18W（再大成本意义不大且存在问题），无Y最大做到36W。
楼主您好，最近在用PSR方案做一个5V2A的机型，碰到一些问题，希望您赐教。
我用的IC是AP3772，火牛匝比为106:20:7（初级：辅助：次级），初级电感量为1.3mH，现在发现带2A载时工作频率只有31KHz左右，不带输出线效率有76%，但当我把电感量磨成1.0mH左右，满载工作频率在40Khz时，不带输出线效率降为74%，请问我怎么做才能让工作频率加大（减小轻载时的噪音）的同时保证效率呢，万分感谢！
频率越高，损耗越大，你把匝数比搞大一点试试，或者调节一下RCD的参数
“通过测量或查询BOBBIN资料可以得知，EFD15的BOBBIN的幅宽为9.2mm。
因次级采用三重绝缘线，0.4mm的三重绝缘线实际直径为0.6mm”
楼主，上面这个是根据什么得到的啊？谢谢指教！！
这些数据是查找EFD15骨架得到的数据，0.4mm线径加上两边的0.1就是0.6mm啊，这些数据网上都有的，
太晚了 还是没看完 改天继续 实在是好贴 对我们这些初学者有很大的帮助，感谢楼主的无私奉献
好资料，学习了！
谢谢你的无私分享
嘿嘿！！！！顶晚几贴再慢慢细读！！
版主，有点疑惑，初级248TS，绕4层，那就是每层248/4=62TS，线径你选的是0.12mm，9.2/0.12=76.6&62，那就是不能密绕满一层，您这是定点密绕还是居中密绕，还是疏绕？
楼主牛逼！
学习了；谢谢分享！刚开始学习设计！了解了不少；谢谢
讲得特别仔细,实用,谢谢分享!
，学习了！
好贴，很实用，能解决实际的问题，顶顶顶！
司令，你得讲讲，为啥选EFD15的变压器，详细说来嘛，还初级变压器的线径0.12用到5W的上电流承得住不，温度咋样，一一详细说来嘛
选择变压器的型号主要是看体积和根据AP算法来确定的
非常感谢，我只是纯粹的爱好者，质量工作的，看不太懂，
计算出来这么多匝，在实际情况中，不太可能按照这个来，还有很多初学者接照此法，炸得头都大了。楼主弄个切实际的东东来，期待！
楼主的贴 还是顶一下，这一系列贴对我们来讲可能用处不大，但对新手来讲是个好贴&
在师门的算法都是正数呀。我都是反算比较合适。
都是些大神啊。。。
终于看完了。。。。。顶
这楼盖得太高了，
楼主讲的非常的好，有时间进来多学学
这么好的贴子，不顶，天地不容。
楼主和你强大，想问下ICS电阻与变压器感量的关系，怎么计算ICS电阻呢？ OBIC为列
好资料，谢谢
NV &工式 两个15 &是那里来的
问下，绕组不是要和骨架边缘留安全间距的吗？ &怎么可以把幅宽绕满？ &还有砸比为什么要选那么接近允许极限呢？选更小一点不是可以让原边绕组匝数更少一点，铜损就少吗？
版主 &问下 我这边使用PN8355 &芯朋微的IC &设计推荐变压器设计方式
& & 他的两个屏蔽人绕组怎么没接在一起啊
学习了。准备用psr，楼主大公无私。
关于电源网
我们的服务
服务时间：周一至周五9:00-18:00
电源网版权
增值电信业务经营许可证：津B2-
网博互动旗下网站：