数字电路中脉冲波的脉冲上升时间间和下降时间为什么不相等

来源：蜘蛛抓取(WebSpider) 时间：2017-02-08 18:39 标签： 运算结果上升沿脉冲化
上升时间和下降时间
rising and falling time
上升时间和下降时间
基于1个网页-
输出上升和下降时间TTL 兼容和脉冲持续时间无关。
Output rise and fall times are TTL compatible and independent of pulse duration.
本文分析了异变的原因，提出了对CP脉冲上升时间和下降时间的要求条件。
This paper analyses the cause of abnormal changes, and puts forward requirements to rise and fall times of CP.
当改变该调制器结构参数后，其上升时间和下降时间会产生明显变化。
And varied capacitor electrode structures of silicon MZM may make the visible difference of the modulation performance, including the rise and fall time.
$firstVoiceSent
- 来自原声例句
请问您想要如何调整此模块？
感谢您的反馈，我们会尽快进行适当修改！
请问您想要如何调整此模块？
感谢您的反馈，我们会尽快进行适当修改！【图文】数字电路基础_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
数字电路基础
上传于|0|0|文档简介
&&数字电路基础
大小：337.00KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢扫二维码下载作业帮
1.75亿学生的选择
下载作业帮安装包
扫二维码下载作业帮
1.75亿学生的选择
脉冲波的上升时间和下降时间是受数字电路中什么控制的?
白诺之怒769
扫二维码下载作业帮
1.75亿学生的选择
时间常数等于电阻乘电容,时间常数越大,上升时间与下降时间越长,因此,脉冲波的上升时间和下降时间由数字电路中晶体管的导通电阻和负载电容.
为您推荐：
其他类似问题
扫描下载二维码

我要回帖

更多关于 运算结果上升沿脉冲化 的文章

 

随机推荐