使用spectre/aps、hspice多核心/多线程加速仿真
本篇可以算作”&&" 的姊妹篇
转至：/viewthread.php?tid=297137
&现在的多核cpu已经普及率很高了，尤其对于我们做仿真这一行的，从来没有觉得cpu的速度够得上快！&&既然多核心出现，当然就得利用上来加速仿真。
下面也仅仅是我一点经验和感受，正如先前那篇中讲的”由于针对不同的电路类型、电路规模、使用者自己对仿真器的熟悉程度等等因素会影响使用者的主官感受，因此以下仅供参考“&&如有不同之处，欢迎讨论和补充。以下都是在unix/linux环境中的效果，不谈windows环境。
&&&我用spectre7很少，感觉这样：
相对spectre5有细节方面的改进，例如一次仿真就可以仿真出迟滞曲线，但仿真速度和spectre5差不多，把其多核心/多线程
option选上，和spectre5一样完全没有加速效果！
&&&aps(也是cadence
产品）可以使用cpu多核或多线程(只有极少数cpu支持多线程，例如intel
i7是4核8线程，线程数是核心数的2倍）加速仿真，例如使用4核4线程的intel i5，
aps仿真会占用4个核心，其加速效果还是很明显的，但不能使4个核心的cpu利用率都达到100%，这也意味着其不能达到最高的加速性能。由于hspice
2010的出现和aps的license有限问题，我仅使用过几次aps就没有再用了。
& & hspice
2010对多核/多线程的支持非常好，对于大规模的电路其加速效果非常明显，我仿真过某个大电路测试使用4~12个核心的cpu，其仿真速度达到单核心
4~12倍，几乎和核心利用数量成倍数关系。但是按照其手册中给出的加速计算公式
，其加速效果是不能达到多核心的倍数的！ 我仿真了几次，结果都这样！！ 实在比较怪，超出期望了！！&
&使用多核心仿真，可以看到每个被利用的核心的使用率都达到100%，而不像aps那样没有充分利用每个核心（每个核心利用率低于100%，早期的hspice版本也有这个问题)。
由于这样出众的效果，加上单核心的hspice本来就比spectre/aps快很多(hspice
默认的runlvl=3时），再加上license的限制，因此我对aps就没兴趣了。
使用多核心仿真，最好加上-hpp选项，效果会更好！&&对于小规模电路，可能完全没有效果！
总之，对于庞大复杂的电路仿真来说，我们对于cpu能力的需求是无穷无尽的，将来，我们期待仿真器可以使用显卡超强的并行计算能力来加速仿真电路！
同等精度，无论是单/多核心，hspice2010都比spectre/aps快很多！！
hspice xx.sp -mt 4 -hpp &
数字4是利用4核心,根据实际情况修改，-hpp可以不加10余辆被火烧毁的单车，只剩下变形的钢丝。
“他的妈妈已经受伤了，小孩子千万不能再出事了。”
声明：本文由入驻搜狐公众平台的作者撰写，除搜狐官方账号外，观点仅代表作者本人，不代表搜狐立场。
　　日，上海――楷登电子（美国 Cadence 公司，NASDAQ: CDNS）今日发布业界首款已通过产品流片的第三代并行仿真平台Xcelium? 。基于多核并行运算技术，Xcelium? 可以显著缩短片上（SoC）面市时间。较Cadence上一代仿真平台，Xcelium? 单核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。Cadence& Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网（IoT）和汽车等多个领域的早期用户中得到了成功应用，并通过产品流片验证。
　　“不论是ARM还是我们的合作伙伴，交付产品以达到客户预期的能力，不可避免的需要快速和严格的验证环节，”ARM公司技术服务产品部总经理Hobson Bullman说，“Xcelium并行仿真平台对于基于ARM的SoC设计，在门级仿真获得4倍的性能提升，在RTL仿真获得5倍的性能提升。基于这些结果，我们期待Xcelium可以帮助我们更快和更可靠的交付最复杂SOC，”
　　“针对和工业物联网应用中复杂的28nm FD-SOI SoC和ASIC设计，快速和可扩展的仿真是满足严苛开发周期的关键！” 意法半导体公司CPU团队经理Francois Oswald说到，“我们使用Cadence Xcelium并行仿真平台，在串行模式DFT仿真中得到8倍的速度提升，所以数字和混合信号SoC验证团队选择Xcelium作为标准的仿真解决方案。”
　　Xcelium仿真平台具备以下优势，可以大幅加速系统开发：
　　? 多核仿真，优化运行时间，加快项目进度：第三代Xcelium仿真平台源于收购Rocketick公司带来的技术，是业内唯一正式发布的基于产品流片的并行仿真平台。利用Xcelium可显著缩短执行时间，在寄存器传输级（RTL）仿真可平均提速3倍，门级仿真可提高5倍，DFT仿真可提高 10倍，节约项目时间达数周至数月。
　　? 应用广泛：Xcelium仿真平台支持多种最新设计风格和IEEE标准，使工程师无需重新即可提升性能。
　　? 使用方便：Xcelium仿真平台的编译流程将设计与验证测试环境代码分配至最优引擎，并自动选取最优CPU内核数目，提高执行速度。
　　? 采用多项专利技术提高生产力（申请中）：优化整个SoC验证时间的新技术包括：为达到快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译。
　　“在设计开发高质量新产品时，验证通常是最耗费成本和时间的环节，”Cadence公司高级副总裁兼数字签核事业部和系统验证事业部总经理Anirudh Devgan博士表示。“Xcelium仿真平台、JasperGold& Apps、Palladium& Z1企业级仿真平台和Protium? S1 FPGA原型验证平台共同构成了市场上最强大的验证产品套件，帮助工程师加快设计创新的步伐。”
　　全新Xcelium仿真平台是Cadence验证套件家族的新成员，继承Cadence的创新传统，并全面符合Cadence系统设计实现（SDE）战略，该战略的宗旨是帮助系统和半导体设计公司有效的开发更完整、更具竞争力的终端产品。该验证套件（Cadence Verification Suite）包含最先进的核心引擎技术，采用多种验证架构技术及解决方案，帮助客户优化设计质量，提高生产力，满足不同应用和垂直领域的验证需求。
　　Cadence同时发布Protium S1 FPGA原型验证平台――Cadence验证产品家族的新成员，原型验证时间缩短最高达50%。
　　原文链接：
欢迎举报抄袭、转载、暴力色情及含有欺诈和虚假信息的不良文章。
请先登录再操作
请先登录再操作
微信扫一扫分享至朋友圈
搜狐公众平台官方账号
生活时尚&搭配博主 /生活时尚自媒体 /时尚类书籍作者
搜狐网教育频道官方账号
全球最大华文占星网站-专业研究星座命理及测算服务机构
电子工程世界（EEWorld）是一家专为中国电子工程师和电...
24810文章数
主演：黄晓明/陈乔恩/乔任梁/谢君豪/吕佳容/戚迹
主演：陈晓/陈妍希/张馨予/杨明娜/毛晓彤/孙耀琦
主演：陈键锋/李依晓/张迪/郑亦桐/张明明/何彦霓
主演：尚格?云顿/乔?弗拉尼甘/Bianca Bree
主演：艾斯?库珀/ 查宁?塔图姆/ 乔纳?希尔
baby14岁写真曝光
李冰冰向成龙撒娇争宠
李湘遭闺蜜曝光旧爱
美女模特教老板走秀
曝搬砖男神奇葩择偶观
柳岩被迫成赚钱工具
大屁小P虐心恋
匆匆那年大结局
乔杉遭粉丝骚扰
男闺蜜的尴尬初夜
客服热线：86-10-
客服邮箱：当前位置： >>
>> 基于Cadence的电路绘制及前端仿真入门
Exp#1 基于 基于Cadence的电路绘制及 的电路绘制及前端仿真赵振刚gavin@中国科学技术大学软件学院Contents1 2 3EDA软件工具概览 Cadence DIFF软件分析
基于Cadence DIFF的仿真分析中国科学技术大学软件学院模拟芯片设计流程电路设计前仿真版图设计后仿真后续处理中国科学技术大学软件学院EDA工具前端仿真版图设计电路设计For free后端仿真 其它中国科学技术大学软件学院电路设计及版图工具OS MSWIN Linux MSWIN WINLinux EDA工具 工具 Lasi 说明 顶层cell不超过 不超过1024个，兼容 顶层 不超过 个 spice核的仿真工具 核的仿真工具MicroWIND 直接在版图中进行仿真，查看 直接在版图中进行仿真， 剖面图， 剖面图，3D图形 图形 Ledit Electronic Tanner EDA产品，使用范围 产品， 产品 广 开源， 开源，有流片成功历史中国科学技术大学软件学院Lasi 工具按钮多中国科学技术大学软件学院MicroWIND 类似Cadence 类似中国科学技术大学软件学院Ledit 使用范围较广， 使用范围较广，与S-Edit，T-Spice，W-Edit， ， ， ， LVS构成一整套 设计软件 构成一整套IC设计软件 构成一整套中国科学技术大学软件学院Electric-6.08 自由软件 VC++源码 源码中国科学技术大学软件学院SPICE模型 附：晶体管仿真类工具 - Level 0 平方定律，主要用于手工计算。 - Level 1 考虑VT，KP，NSUB的影响。 - Level 2 基于几何结构的分析模型，考虑了二阶效应：可变电 荷，短沟道，亚阈值特性，可变表面迁移率等。 支持MOSFETLevel 3 1-7的模型，不是基于 的模型， 支持 的模型 - Level 特点： Berkely的SPICE内核的仿真器 的 半经验（Semi-emmpirical）的短沟道模型； 内核的仿真器 适用于0.8?m以上的工艺； 基于Berkely的SPICE3内核的仿真器 基于 的 内核的仿真器 VT是沟道长度L的函数。 - BSIM 3v3 特点： 商业软件，有试用版， 商业软件，有试用版，文件不能保存 用于0.8?m以下的工艺； 模型可用于模拟和数字设计； 考虑了更多的高洁效应；OS Linux Linux MSWIN MSWIN MSWINEDA工具 工具 GNUCAP NG-SPICE Electronics Workbench (EWB) Pspice WinSpice说明广泛用于学术界和工业生产，是当前工业界的标准。支持晶体管级，有很多分立器件的库， 支持晶体管级，有很多分立器件的库，原OrCAD产 产 后被Cadence收购 品，后被 收购 免费且没有使用限制，没有原理图编辑功能， 免费且没有使用限制，没有原理图编辑功能， 兼容Pspice，支持 兼容 ，支持Berkely的Spice3F4 的中国科学技术大学软件学院NG-SPICE Linux中国科学技术大学软件学院Electronics Workbench (EWB) 功能强大， 功能强大，最常用中国科学技术大学软件学院Pspice 现为Cadence产品 商业版本 产品 现为中国科学技术大学软件学院Winspice中国科学技术大学软件学院其他辅助工具OS Linux MSWIN MSWIN MSWIN MSWIN EDA工具 工具 gtkWave AppCAD SWITCHCAPA FAISYN 说明 gEDA的波形浏览与分析软件， 的波形浏览与分析软件， 的波形浏览与分析软件 安装和使用需要gLib支持 安装和使用需要 支持 Agilent免费提供的一款电感、 免费提供的一款电感、 免费提供的一款电感 电容滤波器方面的分析计算软件 Switch Capacitor滤波器仿真， 滤波器仿真， 滤波器仿真 Command环境下运行 环境下运行免费电感、电容、 免费电感、电容、电阻有源滤波 器的分析计算软件 QuickHenry 电感计算软件，射频电路 电感计算软件， 可以使用， 可以使用，参数模型粗糙中国科学技术大学软件学院一个问题如此多的EDA软件，其设计原理和学习线索是什 如此多的 软件， 软件 么？中国科学技术大学软件学院Lasi软件结构(VC++ WIN32程序)绘图区域 进程） （loop 进程）插件 配套工具软件） （配套工具软件） 工具按钮 （命令接口） 命令接口）中国科学技术大学软件学院绘图进程视图界面消息控制器存储数据 文件读取MFC对话框 工具按钮WIN32 Lib Common ctr.数据传递请求显示模型中国科学技术大学软件学院Cell（基本单元） .TLC 文件描述 XML 格式中国科学技术大学软件学院元件数据结构Cell Data StructureBox Data StructurePath Data StructureVertex Data Structure中国科学技术大学软件学院工具按钮 Command 机制 点击按钮---赋予动作属性 点击按钮 赋予动作属性 两种方式 text/click中国科学技术大学软件学院层结构划分 电路= 电路 分布在不同层的box的组合 分布在不同层的 的组合中国科学技术大学软件学院结论 从软件结构、进程组织、文件层次、数据结构、 软件结构、进程组织、文件层次、数据结构、 人际交互、电路实现等几个角度不难看出 等几个角度不难看出： 人际交互、电路实现等几个角度不难看出： 1. EDA软件的核心是一系列数据模型的集中式 软件的核心是一系列数据模型的集中式 运算管理 2.EDA软件实现从原始设计图到加工可执行机械 软件实现从原始设计图到加工可执行机械 图的工程映射 3.这五个角度是快速掌握 这五个角度是快速掌握EDA软件的途径 这五个角度是快速掌握 软件的途径中国科学技术大学软件学院Cadence‘s VirtuosoCadence公司的 公司的Virtuoso是一个适用于高级模拟、混 是一个适用于高级模拟、 公司的 是一个适用于高级模拟 合信号、射频和定制数字设计的定制设计平台， 并可以 合信号、射频和定制数字设计的定制设计平台， 定制设计平台 提供深亚微米(45nm)的数字元件特性验证 的数字元件特性验证. 提供深亚微米 的数字元件特性验证 Virtuoso的主要功能有： 的主要功能有： 的主要功能有 1、 1、绘制电路图 2、绘制版图 、 3、模拟电路的仿真分析 、模拟电路的仿真分析(specture) Virtuoso其他功能：Verilog-Editor、 VerilogA其他功能： 其他功能 、 Editor、 VHDL-Editor、 VHDLAMS-Editor、 、 、 、 Graphics-Editor、Text-Editor 、中国科学技术大学软件学院软件结构原理图输入Spice仿真Layout版图验证中国科学技术大学软件学院文件层次 启动配置文件 .cdsinit 和.cdsenv 共享单元文件 设计文件 设计配置文件作业文件库 工艺文件中国科学技术大学软件学院数据管理 Library –cell-- view三层结构 三层结构中国科学技术大学软件学院人机交互工具栏 菜单快捷按钮快捷键中国科学技术大学软件学院常用快捷键 i (instance)：插入元件 ： M (Move): 移动元件 f (full screen)：全屏幕 ： w (wire) ：连线 p (pin):加管脚 加管脚 q (quality):编辑属性 编辑属性 e：进入下一层模块 ： ctrl+e：返回上一层模块 ： [ : 缩小两倍 ] :放大两倍 放大两倍中国科学技术大学软件学院电路实现中国科学技术大学软件学院CMOS反相器设计实例 建立自己的设计库 原理图输入，创建新的Schematic 添加元件并编辑属性 添加Pin 创建反相器的符号图Symbol中国科学技术大学软件学院反相器仿真图例中国科学技术大学软件学院启动Analogy Design Environment 提示错误显示选项设置中国科学技术大学软件学院设置Model LibrariesTypical中国科学技术大学软件学院选择分析方式和激励源中国科学技术大学软件学院选择观察变量中国科学技术大学软件学院观察结果中国科学技术大学软件学院实验内容(1)MOS输出特性仿真中新建Cell并命名为 并命名为MOS_SIM，电路如图所示 在LAB1中新建 中新建 并命名为 ，假设体电压为0，绘制漏 源电压从 源电压从0V到 变化 变化、 源电压分别为 假设体电压为 ，绘制漏-源电压从 到5V变化、栅-源电压分别为 1V、2V、3V、4V、5V时的输出特性曲线族 、 、 、 、 时的输出特性曲线族中国科学技术大学软件学院实验内容(2)MOS放大器特性仿真中国科学技术大学软件学院1）.给出 ） 给出 给出VIN从0V开始到 开始到+5V范围中，Vout 范围中， 从 开始到 范围中 的输出曲线，获得该电路的直流特性; 的输出曲线，获得该电路的直流特性 2）.给出 给出VIN峰值为 ，频率从 峰值为1V，频率从100Hz到 ） 给出 峰值为 到 100MHz变化时，Vout/Vin的幅度和相位响 变化时， 变化时 的幅度和相位响 应; 3）.测量该运放的单位增益带宽和相位裕度。 测量该运放的单位增益带宽和相位裕度。 ） 测量该运放的单位增益带宽和相位裕度 单位增益带宽：幅频响应曲线中，幅度为0dB 单位增益带宽：幅频响应曲线中，幅度为 执行2)、3)两步时， 时对应的频率w 时对应的频率 0; 输出端对地接5pF 的电容 相位裕度： 相位|w0 相位裕度：180o-相位 相位中国科学技术大学软件学院实验报告 完成实验讲义要求各步骤内容，记录结果，给出 完成实验讲义要求各步骤内容，记录结果， 结果分析，提交至教辅系统， 结果分析，提交至教辅系统，截止时间 3月31日 24:00 月 日中国科学技术大学软件学院sse.
相关文档：
更多相关文章：
付恒()—D触发器的设计和仿真_电子/电路...非门版图的绘制;完成 D 触发器版图绘制,使用 ...Cadence 软件的入门知识的掌握,还想把它作为一个...数字电路前端设计_电子/电路_工程科技_专业资料。讲...我们知道, 目前大部分 FPGA 都基于 4 输入 LUT ...如果用通过画波形图来仿真的话,一是画波形会画 死...说到 EDA 软件,美国 Cadence 公司的 OrCAD、加拿大...图绘制、印制电路板设计、数字/模 拟电路仿真、可...门比较容易,非常适合初学者设计一些相对简单的电路和...实验一、D 触发器的设计和仿真 一、实验目的 1、学习模拟数字电路单元的基本...实验内容包括:使用 Cadence Layout Editor 完成反相器和与非门版图的绘制;完成 D...40 1 前端电路设计与仿真第一节双反相器的前端设计流程 1、画双反相器的 ...这样 cadence 软件就开启了 6 [如果在操作过程中关闭了 cadence, 只需要执行...图 1-1 过流检测总电路图 2.使用自建模型进行可靠性仿真本方案使用 reliability.scs 可靠性模型文件传递所需的模型 参数, 建模的所有步骤都是基于 Cadence 软件...中国科学技术大学软件学院 实验讲义 电路频响分析 频响分析及仿真 实验二 基于 Cadence 的电路频响分析及仿真实验目的: 实验目的:进一步熟悉 Cadence Virtuoso 软件的...电路绘制《电子工程技术基础》实验指导书 实验 4 ...前端电路是主要由多个三极管构成的触发脉冲 产生电路...叙述基于 Alitum Designer 设计电路原理图的操作过程;...基于OrCAD的功率电路的仿真分析_电力/水利_工程科技_...三极管的放大电路,是构成各种实用放大电路的基础电路...Cadence OrCAD Capture 是一款多功能的 PCB 原理图...相应于现代数字电路较短 PCB 的阻抗控制与前端仿真(SI9000 的应 用) PCB 传输线简介: 随着 PCB 信号切换速度不断增长,当今的 PCB 设计厂商需要理解 和控制 ... 更多相关标签：
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
copyright &copyright 。非常超级学习网内容来自网络，如有侵犯请联系客服。|关于Cadence-Virtuoso-APS多线程仿真的若干问题释疑（转）
本贴内容在机缘巧合下，均经过亲手试用或者请教cadence技术支持人员，可靠性比较高。
1. 什么是aps。
& aps＝ Advanced Parallel Simulator,
即先进并行仿真，可以利用多核心多线程cpu，进行多线程并行仿真，大大提高仿真速度，提高的速度理论上最高可达到n，n是并发线程的个数。当然这是理论速度，从一些仿真测试来看，达到n/4到n/2的速度提升还是比较靠谱的。
2. aps支持的仿真类型。
&MMSIM7.2早期的版本只能支持tran、dc等少数几个仿真，MMSIM7.2的2011年之后的ISR确定可以支持几乎全部spectre支持的仿真，如pss等，2011年之前ISR尚不确定。MMSIM10.1的Base版本就可以支持几乎全部spectre仿真。
3. IC平台版本对图形界面调用aps的影响
&早期的IC平台，仿真器是集成在IC平台里边的，从IC6开始，仿真器从IC平台里边独立出来，叫做MMSIM，包括spectre、AMS、Ultrasim等等。IC514平台也可以调用MMSIM的仿真器，比如spectre等。但是调用aps就会有问题，或者没有aps选项，或者aps功能不全，原因就是此IC平台发布的时候，aps还没有发布。
所以，IC5141的U1~U6在图形界面中都没有aps的选项；IC60～IC613的Base版本也都没有aps选项，IC614
Base版本有aps选项，但只能仿真tran和dc（即使MMSIM本身支持其他仿真）。IC615及其以后的版本，都能在图形界面中完整支持aps。
以上IC514－IC61系列2009年后期到2011年前的版本，包括ISR、hotfix或者update，可以支持在图形界面通过simulator/directory/host菜单切换仿真器来调用aps，但是可能无法调用全部功能；2011年之后的ISR、hotfix或者update，都能够支持在spectre界面直接调用aps，而无需通过simulator/directory/host菜单切换仿真器，特征就是ADE界面具有Setup-&High-performance
sumulaiton菜单，打开这个菜单，在选项中点中aps，并在Multithreading options
选项中选中auto，即可开启多线程仿真。如果你的电路规模够大，才会开启多线程，这个时候用top命令，可以看到cpu占有率超过100％，仿真完成的时候，会在outputlog中告诉你，例如
cpu=421.26秒，elapsed=119秒，util=354%,第一项是所有cpu为此仿真耗费的cpu时间总和，第二个是实际使用的物理时间，第三个是效率，即第一项除以第二项，告诉你多线程仿真的效率是单线程仿真的3.54倍。
当然如果你的电路规模不够，即使打开aps仿真，aps在仿真开始的时候也会很鄙视的告诉你，不给你开启多线程仿真，因为你的电路规模“too
small”。传说只有电路中有超过256个threadable的器件的时候，才会开启多进程。注意并非所有的器件都是threadable的。超过256个的非threadable器件，照样开不起来多线程。像一些analogLib和ahdlLib库中的器件，貌似都属于非threadable的，bsim模型，貌似基本都属于threadable的。
4. 即使图形界面不支持aps，也不必太难过，只要有MMSIM支持，也可以在命令行中使用aps。
较为取巧的方法是在ADE（spectre）仿真器中，simulation-&netlist-&recreat,
然后到simlation/电路名/spectre/netlist下，编辑runSimulation,
将其中的spectre改为aps,然后运行这个文件，也可以启用aps。命令行仿真和开启多线程的方法，请参考aps
-help命令。值得一提的是，有些版本的MMSIM，直接改spectre为aps可能会出错，办法就是把runSimulaiton后边的选项全去掉，先aps
input.scs，成功后再一项项加入选项，这样可找到出错的选项并去之。 -raw ../psf选项不要去掉，否则可能看不到结果。
仿真完成后，一样可在ADE界面中查看结果，用plot
output按钮可以刷新仿真结果。命令行一样可以跑仿真，但是用起来还是不如图形界面直观方便。
5. 很不幸，目前AMS和Ultrasim中均不能使用aps，ultrasim中也不能使用spectre
turbo。好在AMS中可以使用spectre的turbo功能，也能开启多线程。Tuobo功能和aps都可以开启多线程仿真，但是turbo是spectre的扩展或升级，aps是专门设计来进行多线程仿真的，两者本质上还是有所区别的，但用起来似乎区别感觉不是很大，仿真时间turbo通常比aps耗时长一些。7.2版本MMSIM，spectre
turbo默认开启4个线程，最多支持8个，aps默认开启8个线程，最多支持16个。另外cadence建议turbo开启cpu
affinity(亲和力）选项，以免发生线程间竞争的问题，而aps没有这样的建议，估计也是两者资源调度的方式不同所致。ps.
Specre也能开启多线程，至少界面上是可用，但和单线程基本没什么区别，甚至还会慢那么一点点。
6. 本贴内容eetop首发，转载请注明来自eetop。
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。