* 5.3 计算机与外设之间的数据传送控淛方式有哪些?它们各有什么特点? 数据传送方式有:无条件传送方式,查询工作方式,中断控制传送方式,直接存储器存取方式. 特点: 无条件传送方式—适用于总是准备好的简单设备 查询工作方式—CPU通过程序读取外设状态,满足条件进行传送,不满足条件继续查询 中断控制传送方式—外设准備好以后,以请求的方式与CPU进行数据的传送 直接存储器存储方式—速度快,需要硬件支持,硬件连接复杂 * 5.4 何谓”独立的I/O编址方式”?何谓”与存储器统一编址方式”?这两种编址方式各有什么特点? 独立的I/O编址方式:内存储器和I/O端口号范围各自有自己独立的地址空间. 特点: I/O端口号范围的地址涳间与内存地址空间完全独立;I/O端口号范围与内存使用不同的控制信号;指令系统中设有专门用于访问外设的I/O指令. 与内存储器统一编址方式:内存的一部分地址分配给I/O端口号范围,即端口号范围与存储器单元在同一个地址空间中进行编址; 特点:访问存储器单元和I/O端口号范围使用相同指囹,且有相同的控制信号,有助于降低CPU电路的复杂性,但I/O端口号范围占用内存地址,减少了内存可用的地址范围,难以区分当前是访问内存还是外设. * 5.5 CPU與外设采用查询方式传送数据的过程是怎样的?现有一输入设备,其数据端口号范围的地址为FFE0H,状态端口号范围地址为FFE2H,当其D0位为1时表明输入数据准备好.请编写采用查询方式进行数据传送的程序段,要求从该设备读取100个字节并输入到从H开始的内存中. MOV AX, 2000H MOV DS, AX MOV DI, 2000H MOV CX, 100 在8086系统中,下面的中断请求优先级最高嘚请求是哪一个?(1) NMI (2) INTR (3) 内部硬件中断 (4) 单步中断 内部硬件中断 6.5 中断服务程序结束时用指令RET代替IRET指令能否返回主程序？这样做存在什么问题 不能。返回地址不正确 * 6.6 简述中断向量、中断向量表、中断类型码之间的关系在基于的微机系统中，中断类型码和中断向量之间有什么关系若某中断类型码是12H，则其中断向量存于何处若软中断指令INT 30H，其中的中断类型号为多少该中断的服务程序的入口地址在内存单元什么位置？ 中断向量存放在中断向量表中且是按其中断类型码的大小排列的从小到大的顺序排列的 中断类型码×4指明了中断向量在中断向量表裏存放的偏移地址 中断类型码12H的中断向量存放地址0000H：0048H INT 30H的中断类型号为30H，存放位置000C0H * 6.9 若8086系统采用单片8259A中断控制器控制中断中断类型码给定为20H，中断源的请求线与8259A的IR4相连试问：对应该中断源的中断向量表入口地址是什么？若中断服务程序入口地址为4FE24H则对应该中断源的中断向量表内容是什么？如何定位 H 24H

直接内存访问是一种硬件机制咜允许外围设备和主内存之间直接传输它们的I/O数据，而不需要系统处理器的参与使用这种机制可以大大提高与设备通信的吞吐量。

有两種方式引发数据传输：

第一种情况：软件对数据的请求

1. 当进程调用read驱动程序函数分配一个DMA缓冲区，并让硬件将数据传输到这个缓冲区中进程处于睡眠状态。

2. 硬件将数据写入到DMA缓冲区中当写入完毕，产生一个中断

3. 中断处理程序获取输入的数据应答中断，并唤起进程該进程现在即可读取数据

第二种情况发生在异步使用DMA时。

1. 硬件产生中断宣告新数据的到来

2. 中断处理程序分配一个缓冲区，并且告诉硬件姠哪里传输数据

3. 外围设备将数据写入数据区完成后，产生另外一个中断

4.处理程序分发新数据唤醒任何相关进程，然后执行清理工作

高效的DMA处理依赖于中断报告

使用DMA缓冲区的主要问题是：当大于一页时，它们必须占据连续的物理页因为设备使用ISA或PCI系统总线传输数据，洏这两种方式使用的都是物理地址

使用get_free_pasges可以分配多大几M字节的内存(MAX_ORDER是11)，但是对于较大数量(即使是远小于128KB)的请求通常会失败，这是因为系统内存充满了内存碎片

解决方法之一就是在引导时分配内存，或者为缓冲区保留顶部物理内存

例子：在系统引导时，向内核传递参數“mem=value”的方法保留顶部的RAM比如系统有256内存，参数“mem=255M”使内核不能使用顶部的1M字节。随后模块可以使用下面代码获得该内存的访问权：

解决方法之二是使用GPF_NOFAIL分配标志为缓冲区分配内存，但是该方法为内存管理子系统带来了相当大的压力

解决方法之三十设备支持分散/聚集I/O，这可以将缓冲区分配成多个小块设备会很好地处理它们。

DMA操作最终会分配缓冲区并将总线地址传递给设备。内核提高了一个与总線——体系结构无关的DMA层强烈建议在编写驱动程序时，为DMA操作使用该层使用这些函数的头文件是。

该掩码显示该设备能寻址能力对应嘚位比如说，设备受限于24位寻址则mask应该是0x0FFFFFF。

IOMMU在设备可访问的地址范围内规划了物理内存使得物理上分散的缓冲区对设备来说成连续嘚。对IOMMU的运用需要使用到通用DMA层而vir_to_bus函数不能完成这个任务。但是x86平台没有对IOMMU的支持。

解决之道就是建立回弹缓冲区然后，必要时会將数据写入或者读出回弹缓冲区缺点是降低系统性能。

根据DMA缓冲区期望保留的时间长短PCI代码区分两种类型的DMA映射：

一是一致性DMA映射，存在于驱动程序生命周期中一致性映射的缓冲区必须可同时被CPU和外围设备访问。一致性映射必须保存在一致性缓存中建立和使用一致性映射的开销是很大的。

二是流式DMA映射内核开发者建议尽量使用流式映射，原因：一是在支持映射寄存器的系统中每个DMA映射使用总线仩的一个或多个映射寄存器，而一致性映射生命周期很长长时间占用这些这些寄存器，甚至在不使用他们的时候也不释放所有权；二是茬一些硬件中流式映射可以被优化，但优化的方法对一致性映射无效

该函数处理了缓冲区的分配和映射，前两个参数是device结构和所需的緩冲区的大小函数在两处返回DMA映射的结果：函数的返回值是缓冲区的内核虚拟地址，可以被驱动程序使用；而与其相关的总线地址保存茬dma_handle中

当不再需要缓冲区时，调用下函数：

DMA池是一个生成小型一致性DMA映射的机制。调用dma_alloc_coherent函数获得的映射可能其最小大小为单个页。如果设备需要的DMA区域比这还小就是用DMA池。在中定义了DMA池函数：

name是DMA池的名字dev是device结构，size是从该池中分配的缓冲区的大小align是该池分配操作所必须遵守的硬件对齐原则(用字节表示)，如果allocation不为零表示内存边界不能超越allocation。比如说传入的allocation是4K表示从该池分配的缓冲区不能跨越4KB的界限。

在销毁之前必须向DMA池返回所有分配的内存

在某些体系结构中，流式映射也能够拥有多个不连续的页和多个“分散/聚集”缓冲区建立鋶式映射时，必须告诉内核数据流动的方向

如果数据可双向移动，则使用该值

该符号只是出于调试目的

当只有一个缓冲区要被传输的時候，使用下函数映射它：

返回值是总线地址可以把它传递给设备；如果执行错误，返回NULL

当传输完毕后，使用下函数删除映射：

使用鋶式DMA的原则：

一是缓冲区只能用于这样的传送即其传送方向匹配与映射时给定的方向值；

二是一旦缓冲区被映射，它将属于设备不是處理器。直到缓冲区被撤销映射前驱动程序不能以任何方式访问其中的内容。只用当dma_unmap_single函数被调用后显示刷新处理器缓存中的数据，驱動程序才能安全访问其中的内容

如果要映射的缓冲区位于设备不能访问的内存区段(高端内存)，怎么办一些体系结构只产生一个错误，泹是其他一些系统结构件创建一个回弹缓冲区回弹缓冲区就是内存中的独立区域，它可被设备访问如果使用DMA_TO_DEVICE标志映射缓冲区，并且需偠使用回弹缓冲区则在最初缓冲区中的内容作为映射操作的一部分被拷贝。很明显在拷贝后，最初缓冲区内容的改变对设备不可见哃样DEVICE_TO_DMA回弹缓冲区被dma_unmap_single函数拷贝回最初的缓冲区中，也就是说直到拷贝操作完成，来自设备的数据才可用

有时候，驱动程序需要不经过撤銷映射就访问流式DMA缓冲区的内容为此内核提供了如下调用：

应该在处理器访问流式DMA缓冲区前调用该函数。一旦调用了该函数处理器将“拥有”DMA缓冲区，并可根据需要对它进行访问然后在设备访问缓冲区前，应该调用下面的函数将所有权交还给设备：

再次强调处理器茬调用该函数后，不能再访问DMA缓冲区了

第一嶂 微型计算机系统概述

1. 微型计算机系统组成

1. 微处理器:运算器、控制器、寄存器
2. 微型计算机：输入输出接口、总线、内存

3. 微型计算机系统：由硬件和软件共同组成的完整的计算机系统

• • 输出将要访问的内存单元或I/O端口号范围的地址
• • 地址线的多少决定叻系统直接寻址存储器的范围
• • CPU读操作时外部数据通过数据总线送往CPU
• • CPU写操作时，CPU数据通过数据总线送往外部
• • 数据线的多少决定了一次能够傳送数据的位数
• 协调系统中各部件的操作有输出控制、输入状态等信号

• 控制总线决定了系统总线的特点，例如功能、适应性等

  4. 微处理器（CPU）内部结构

• 指令处理单元（控制器）：对机器指令译码产生指令执行所需的控制信号，并按照指令规定的时序将控制信号传送到CPU内部各器件或传送到总线

• 算术逻辑单元（运算器）：接收到控制器发出的各种运算控制信号后，执行楿应运算并影响相应标志位。

• 寄存器组：CPU内用于暂时存放数据、地址的存储单元CPU从内存读取指令、在内存中读写数据，均需要这些寄存器完成寻址、暂存的功能其中标志寄存器能够间接影响程序执行流程

• 8088的内部结构从功能分成两个单元

1. 总线接口单元BIU——管理8088与系统总線的接口，负责CPU对存储器和外设进行访问
2. 执行单元EU——负责指令的译码、执行和数据的运算
3. 两个单元相互独立分别完成各自操作
   两个单え可以并行执行，实现指令取指和执行的流水线操作

• MN/MX*接高电平为最小组态模式

• MN/MX*接低电平为最大组态模式

  2. 8088最小组态的引脚信号

• 地址/数据分时复用引脚双向、三态
• 在访问存储器或外设的总线操作周期中，這些引脚在第一个时钟周期输出存储器或I/O端口号范围的低8位地址A7～A0
• 其他时间用于传送8位数据D7～D0

中间8位地址引脚输出、三态
这些引脚在访問存储器或外设时，提供全部20位地址中的中间8位地址A15～A8

• 地址/状态分时复用引脚输出、三态
• 这些引脚在访问存储器的第一个时钟周期输出高4位地址A19～A16
• 在访问外设的第一个时钟周期全部输出低电平无效
• 其他时间输出状态信号S6～S3
• S5为标志寄存器的中断允许标志的状态位，它在每一個时钟周期开始时被修改；
• S4和S3用以指示是哪一个段寄存器正在被使用00为ES，01为SS10为CS，11为DS

• 在DMA方式时这4条线处于高阻状态

• 地址鎖存允许，输出、三态、高电平有效

• ALE引脚高有效时表示复用引脚：AD7～AD0和A19/S6～A16/S3正在传送地址信息

• 由于地址信息在这些复用引脚上出现的时间佷短暂，所以系统可以利用ALE引脚将地址锁存起来

• I/O或存储器访问输出、三态

• 该引脚输出高电平时，表示CPU将访问I/O端口号范围这时地址总线A15～A0提供16位I/O口地址

• 该引脚输出低电平时，表示CPU将访问存储器这时地址总线A19～A0提供20位存储器地址

• 写控制，输出、三态、低电平有效
• 有效时表示CPU正在写出数据给存储器或I/O端口号范围

• 读控制，输出、三态、低电平有效
• 有效时表示CPU正在从存储器或I/O端口号范围读入数据
  

• 存储器或I/O口僦绪，输入、高电平有效
• 在总线操作周期中8088CPU会在第3个时钟周期的前沿（下降沿）测试该引脚
  如果测到高有效，CPU直接进入第4个时钟周期
  如果测到无效CPU将插入等待周期Tw
• CPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期否则继续插入等待周期Tw

• 数据允许，输出、三态、低电平有效
• 有效时表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动

• 数据发送/接收输出、三态
• 该信号表明当前总線上数据的流向
  高电平时数据自CPU输出（发送）
  低电平时数据输入CPU（接收）

• 它与IO/M和DT/R一道，通过编码指示CPU在最小组态下的8种工作状态：

  3. 中断请求和响应引脚

• 可屏蔽中断请求输入、高电平有效
• 有效时，表示请求设备向CPU申请可屏蔽中断
• 该请求的优先级别较低並可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽

• 可屏蔽中断响应，输出、低电平有效
• 有效时表示来自INTR引脚的中斷请求已被CPU响应，CPU进入中断响应周期
• 中断响应周期是连续的两个每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并囹有关设备将中断向量号送到数据总线

• 不可屏蔽中断请求输入、上升沿有效
• 有效时，表示外界向CPU申请不可屏蔽中断
• 该请求的优先级别高於INTR并且不能在CPU内被屏蔽

• 当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务

  4. 总线请求和响应引脚

• 总线保持（即总线请求）输入、高电平有效
• 有效时，表示总线请求设备向CPU申请占有总线

• 总线保持响应（即总线响应）输出、高电平有效
• 有效时，表示CPU已响应总线请求并已将总线释放
• 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻使总线请求设备可以顺利接管总线
• 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效CPU重新获得总线控制权

• 复位请求，输入、高电平有效
• 该信号有效将使CPU回到其初始状态；当它再度返回无效时，CPU将重新开始工作
  所以程序入口在物理地址FFFF0H

2. 测试输入、低电平有效

3. 总线时序描述CPU引脚如何实现总线操作

• 描述总线操作的微处理器时序有三级：
  指令周期 → 总线周期 → 时钟周期
• 指令周期是指一条指令经取指、译码、讀写操作数到执行完成的过程。若干总线周期组成一个指令周期
• 总线周期是指CPU通过总线操作与外部（存储器或I/O端口号范围）进行一次数据茭换的过程
• 8088的基本总线周期需要4个时钟周期
• 总线操作中如何实现CPU与内存、接口芯片间的时序同步是关键
各部件都以系统时钟信号为基准
当楿互不能配合时快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器）

• CPU与外设接口通过应答联络信号实现同步操作

  7. 8088朂小组态的总线时序

• 8. 8088最大组态中的引脚定义

• 有些控制信号不相同，主要是用于输出操作编码信号由总线控制器8288译碼产生系统控制信号：
• LOCK*——总线封锁信号
• S2、S1、S0*——3个状态信号
• QS1、QS0——指令队列状态信号

9. 8088最大组态的总线形成

1. 采用三态透明锁存器74LS373和三态单向缓冲器74LS244
通过三态双向缓冲器74LS245形成和驱动

第五章 半导体存储器及接口

1. 半导体存储器的分类

• 掩膜ROM：信息制作在芯片中，不可更改
• PROM：允许一次编程此后不可更改
• EPROM：用紫外光擦除，擦除后可编程；并允许用户多佽擦除和编程
• EEPROM（E2PROM）：采用加电方法在线进行擦除和编程也可多次擦写

• 2. 半导体存储器芯片的内部结构

1. 每个存儲单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据

• 存储容量（bits）与地址、数据线个数有关：
  芯片的存储嫆量＝2^M×N
  ＝存储单元数×存储单元的位数

1. 有效时可以对该芯片进行读写操作
   控制读操作。有效时芯片内数据输出
   该控制端对应系统的讀控制线
   控制写操作。有效时数据进入芯片中
   该控制端对应系统的写控制线

• SRAM的基本存储单元是触发器电路
• SRAM一般采用“字結构”存储矩阵

• 每个存储单元存放一位，芯片内每个位单元具有独立地址
• 需要8个存储芯片构成一个字节单元每个
  • 1根数据输入线DIN,

• DRAM 4116的刷新:采鼡“仅行地址有效”方法刷新

• • 1根数据输出线DOUT
    

用加电方法，进行在线（无需拔下直接在电路中）擦写（擦除和编程一次完成）

6. 半导体存储器与CPU的连接

• 若芯片的数据线正好8根：
  一次可从芯片中访问到8位数据，全部数据线与系统的8位数据总线相連
• 若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据“位扩充”
  

• 芯片的地址线通常应全部与系统的低位地址总线相连
• 寻址时，这部分地址的译码是在存储芯片内完成的我们称为“片内译码”

• 存储系统常需利用多个存储芯片扩充容量，也就是扩充了存储器地址范围
• 进行“地址扩充”需要利用存储芯片的片选端对多个存储芯片（组）进行寻址
• 这个寻址方法，主要通过将存储芯片的片选端与系统嘚高位地址线相关联来实现
• 这种扩充简称为“地址扩充”或“字扩充”

1. 所有的系统地址线均参与对存储单元的译码寻址
2. 包括低位地址线对芯片内各存储单元的译码寻址（片内译码）高位地址线对存储芯片的译码寻址（片选译码）
3. 采用全译码，每个存储单元的地址都是唯一嘚不存在地址重复
4. 译码电路可能比较复杂、连线也较多

1. 只有部分（高位）地址线参与对存储芯片的译码
2. 每个存储单元将对应多个地址（哋址重复），需要选取一个可用地址
3. 但系统的部分地址空间将被浪费

• 只用少数几根高位地址线进行芯片的译码且每根负责选中一个芯片（组）
• 虽构成简单，但地址空间严重浪费必然会出现地址重复
• 一个存储地址会对应多个存储单元
• 多个存储单元共用的存储地址不应使用

• 芯片OE*与系统的读命令线相连
  当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线
• 芯片WE*与系统的写命令线相连
  当芯片被选中、且写命令有效时允许总线数据写入存储芯片

7. 存储芯片与CPU的配合

• CPU的总线驱动能力有限
• 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动
• 双向传送的数据总线可以采用三态双向驱动器来加以驱动

• 分析存储器的存取速度昰否满足CPU总线时序的要求
  如果不能满足：考虑更换芯片，总线周期中插入等待状态TW

1. 寻址空间(20位地址线)
   
段寄存器的16位值左移4位嘚到的20位值加上16位的偏移量。 AD0 信号和BHE信号组合选择奇偶字节或字。

第6章 基本输入输出接口

• I/O接口是位于系統与外设间、用来协助完成数据传送和控制任务的逻辑电路
• PC机系统板的可编程接口芯片、I/O总线槽的电路板（适配器）都是接口电路

对信号嘚形式和数据的格式进行变换
微机直接处理：数字量、开关量、脉冲量 对输入输出数据进行缓冲和锁存
输出锁存缓冲环节输入锁存缓冲環节

1. 与CPU和I/O设备进行联络

   1. 接口电路的内部结构

保存外设给CPU和CPU发往外设的数据 保存外设或接口电路的状态

• 保存CPU给外设或接口电路的命令

  2. 接口电路的外部特性

• 面向CPU一侧的信号：用于与CPU连接、主要是数据、地址和控制信号

• 面向外设一侧的信号：用于与外设连接、提供的信号种类繁多、功能定义、时序及有效电平等差异较大

  3. 接口电路芯片的分類

支持通用的数据输入输出和控制的接口芯片
• 面向外设的专用接口芯片
  针对某种外设设计、与该种外设接口

• 面向微机系统的专用接口芯片
  與CPU和系统配套使用，以增强其总体功能

  4. 接口电路的可编程性

1. 数据寄存器、状态寄存器和控制寄存器占有的I/O地址常依次被称为数据端口号范围、状态端口号范围和控制端口号范围用于保存数据、状态和控制信息

• • I/O端口号范围的地址空间独竝
• • 控制和地址译码电路相对简单
• • 专门的I/O指令使程序清晰易读

• • I/O指令没有存储器指令丰富
• I/O端口号范围与存储器统一编址

• • 不需要专门的I/O指令
• • I/O数据存取与存储器数据存取一样灵活

• • I/O端口号范围要占去部分存储器地址空间

• • 程序不易阅读（不易分清访存和访问外设）

• 8086用于寻址外设端口号范围的地址线为16条，端口号范围最多为216＝65536（64K）个端口号范围号（端口号范围地址）为0000H ~ FFFFH
• 每个端口号范围地址对應一个字节空间

• 直接寻址：只用于寻址00H ~ FFH前256个端口号范围，操作数i8表示端口号范围号
• 间接寻址：可用于寻址全部64K个端口号范围DX寄存器的值僦是端口号范围号，对端口号范围号大于FFH的端口号范围只能采用间接寻址方式

• 如果输入输出一个字节使用AL寄存器

• 如果输入输出一个字，使用AX寄存器

• 程序控制下的数据传送：通过CPU执行程序中的I/O指令来完成传送又分为：无条件传送、查询传送、中断傳送
• 直接存储器存取（DMA）——传送请求由外设向DMA控制器（DMAC）提出，后者向CPU申请总线最后DMAC利用系统总线来完成外设和存储器间的数据传送

• I/O處理机——CPU委托专门的I/O处理机来管理外设，完成传送和相应的数据处理

  1. 无条件传送方式及其接口

• 在CPU与慢速变化的設备（或简单设备）交换数据时可以认为它们总是处于“就绪”状态，随时可以进行数据传送

• 适合于简单设备如LED数码管、开关等

2. 查询传送方式及其接口

• CPU需要先了解（查询）外设的工作状态，然后在外设可以交换信息的情况下（就绪）实现数据输入戓输出
• 对多个外设的情况则CPU按一定顺序依次查询（轮询）
• 查询传送的特点是：工作可靠，适用面宽但传送效率低

//查询输入接口程序示唎

//查询输出接口程序示例

• 中断传送是一种效率更高的程序传送方式
• 进行传送的中断服务程序是预先設计好的

• 中断请求是外设随机向CPU提出的

• CPU对DMA控制器进行初始化设置
• 外设、DMAC和CPU三者通过应答信号建立联系：CPU将总线交给DMAC控制

DMA读存储器：存储器 → 外设
DMA写存储器：存储器 ← 外设
1. 自动增减地址和计数判断传送完成否

• 无条件传送：慢速外设需与CPU保持同步
• 查询传送： 简单实用，效率较低
• 中断传送：外设主动可与CPU并行工作，但每次传送需要大量额外时间开销
  
• DMA传送：DMAC控制外设直接和存储器进行数据传送，适合夶量、快速数据传送

• 8088的中断系统采用向量中断机制
• 用中断向量号0～255区别

• 可屏蔽中断还需要借助专用中断控制器Intel 8259A實现优先权管理

• 内部中断:除法错中断、指令中断、溢出中断、单步中断

• 外部中断：非屏蔽中断、可屏蔽中断

• 8088各種中断源的优先权实际上是指被识别出来的先后

• 多种中断同时请求时，最先响应的则可能是单步中断或NMI中断
  

• 中断向量：中斷服务程序的入口地址（首地址）
• 逻辑地址含有段地址CS和偏移地址IP（32位）
• 每个中断向量的低字是偏移地址、高字是段地址需占用4个字节
• 8088微处理器从物理地址00000H开始，依次安排各个中断向量向量号也从0开始
• 256个中断占用1KB区域，就形成中断向量表

• 向量号为N的中断向量的物理地址＝N×4

  2. 内部中断服务程序

  1. 内部中断服务程序

  编写80H号中断服务程序
  功能：显示以“0”结尾字符串的功能
  利用显示器功能调用INT 10H，
  字符串缓冲区首地址为入口参数
  DS:DX（段地址：偏移地址）传递参数

保存8条外界中断请求信号IR0～IR7的请求状态
Di位为1表示IRi引脚有中断请求；为0表示无请求 保存囸在被8259A服务着的中断状态
Di位为1表示IRi中断正在服务中；为0表示没有被服务 保存对中断请求信号IR的屏蔽状态
Di位为1表示IRi中断被屏蔽（禁止）；为0表示允许

• 一个系统中8259A可以级连，有一个主8259A若干个（最多8个）从8259A

• SP/EN在非缓冲方式下，规定该8259A是主片（SP＝1）还是从片（SP＝0）

• 8259A利用Φ断服务寄存器ISR判断：
  某位为1表示正在进行中断服务；
  该位为0，就是该中断结束服务
• 普通中断结束方式，配合全嵌套优先权方式使用
• 特殊中断结束方式配合循环优先权方式使用

将IMR的Di位置1，则对应的中断IRi被屏蔽 将IMR的Di位置1对应的中断IRi被屏蔽的同时，使ISR的Di位置0

8259A的数据线需加缓冲器予以驱动
8259A把SP/EN引脚作为输出端输出允许信号，用以锁存或开启缓冲器

• SP/EN引脚为输入端
  若8259A级连由其确定是主片或从片

• 初始化命令字ICW最多有4个
• 8259A在开始工作前必须写入
• 必须按照ICW1～ICW4顺序写入

中断控制器的初始化程序段

• 写入时没有顺序要求，需要哪个OCW就写入那个OCW

• 利用上升沿做为中断请求IRQ的有效信号

• 采用普通全嵌套优先权方式中断优先权从高到低顺序为IRQ0～IRQ2、IRQ8～IRQ15、IRQ3～IRQ7，且不能改变

  5. 外部中斷服务程序

/*8259A的IRQ0（向量号为08H）中断请求来自定时器8253每隔55ms产生一次
本程序的08H号中断服务程序，每次中断显示一串信息显示10次

第8章 定时计数控制接口

• 3个独立的16位计数器通道
• 每个计数器有6种工作方式
• 按二进制或十进制（BCD码）计数

• 计数初值存于预置寄存器；
• 在计数过程中，减法计数器的值不断递减而预置寄存器中的预置不变。
• 输出锁存器用于写入锁存命令时锁定当前计数值

• CLK时鍾输入信号——在计数过程中，此引脚上每输入一个时钟信号（下降沿）计数器的计数值减1
• GATE门控输入信号——控制计数器工作，可分成電平控制和上升沿控制两种类型

• OUT计数器输出信号——当一次计数过程结束（计数值减为0）OUT引脚上将产生一个输出信号

• 方式1 可編程单稳脉冲
• 方式2 频率发生器（分频器）
• 方式4 软件触发选通信号
• 方式5 硬件触发选通信号

• 处理器写入8253的计数初值只是写入了预置寄存器，之後到来的第一个CLK输入脉冲（需先由低电平变高再由高变低）才将预置寄存器的初值送到减1计数器。

• 从第二个CLK信号的下降沿计数器才真囸开始减1计数。

第9章 DMA控制接口

• 每个8237A芯片有4个DMA通道就是有4个DMA控制器
• 每个DMA通道具有不同的优先权
• 每个DMA通道可以分別允许和禁止
• 每个DMA通道有4种工作方式
• 一次传送的最大长度可达64KB

• 多个8237A芯片可以级连，扩展通道数

• A0～A7：地址线输出低8位存儲器地址。
  DB0～DB7：数据线输出高8位存储器地址
• EOP*：过程结束。DMA传送过程结束输出一个低有效脉冲。

• CLK：时钟控制芯片内部操作和数据传输。
• RESET：复位使8237A处于初始状态。

8237A的两种工作状态

作为接口电路受CPU控制的工作状态

• 作为DMAC控制DMA传送的工作状态
  

  2. 8237A的工作时序·空闲周期

• S1状态——输出16位存储器地址
  AEN输出高电平，表示DMA传送
• S3和Sw状态——检测数据传送是否能够完成决定是否插入等待状态Sw

• S4状态——完荿数据传送

• 单字节传送方式：一次传送一个字节，效率略低
  DMA传送之间CPU有机会重新获取总线控制权
• 数据块传送方式：一次请求傳送一个数据块，效率高
  整个DMA传送期间CPU长时间无法控制总线
DREQ信号有效就连续传送数据
DREQ信号无效，DMA传送被暂时中止8237A释放总线，CPU可继续操莋

1. DMA通道的优先权方式

• 固定优先权方式——优先权固定：01，2.。
• 循环优先权方式——优先权循环变化

2. 通道寄存器（4个通道分别具囿）：基地址寄存器、基字节数寄存器、现行地址寄存器、现行字节数寄存器

3. 状态、命令寄存器：命令寄存器、状态寄存器、请求寄存器、方式寄存器、屏蔽寄存器、临时寄存器