sram基本单元电路电路的读速度受什么影响

来源：蜘蛛抓取(WebSpider) 时间：2017-11-13 01:16 标签： sram速度
SRAM的读写程序_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
SRAM的读写程序
&&SRAM的读写程序
阅读已结束，下载文档到电脑
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，方便使用
还剩3页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢SRAM存储单元、SRAM电路及其读写方法技术
本发明专利技术提供了一种SRAM存储单元、SRAM电路及其读写方法，所述SRAM存储单元由参与写操作的第一、第二、第三、第四、第五、第六、第七MOS晶体管以及参与读操作第八、第九、第十MOS晶体管组成，第三MOS晶体管的栅极连接第一控制信号，第四MOS晶体管的栅极连接第二控制信号，第九MOS晶体管的栅极连接列选择信号，第十MOS晶体管的栅极连接字线，本发明专利技术可避免现有的数据感知型SRAM结构在半选状态中的功耗损失，并减少寄生电容对SRAM存储单元稳定性的影响，同时提高读写性能。
微信扫一扫分享本专利技术到微信朋友圈，让更多的人了解这个技术。
技术实现步骤摘要
本专利技术涉及SRAM电路领域，特别是涉及到一种避免半选中状态影响的SRAM存储 单元、SRAM电路及其读写方法。技术介绍 静态随机存储器（StaticRandomAccessMemory，SRAM)作为存储器芯片中的一 员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品 (智能卡、数码相机、多媒体播放器）等领域。随着移动电子产品的发展，对芯片功耗与稳定 性提出了更高的要求。作为芯片中的重要组成部分之一，SRAM的低功耗设计方法和低功耗 的单元结构将有利于提高电子产品的使用时间，提升产品的用户体验。 参照图1所示，图1为现有技术中一种SRAM存储单元的电路结构图，该SRAM存储 单元为6TCELL结构即包含六个MOS晶体管，所述6TCELL结构具有对称性，由6个MOS晶 体管组成，具体包括：第一PMOS晶体管PUl、第二PMOS晶体管PU2、第一NMOS晶体管HH、第 二NMOS晶体管TO2、第三NMOS晶体管PGl、第四NMOS晶体管PG2。第一PMOS晶体管PUl和 第一NMOS晶体管PDl构成第一反相器，第二PMOS晶体管PU2与第二NMOS晶体管PD2构成 第二反相器，所述第一反相器与第二反相器交叉耦接，即第一反相器的输入端与第二反相 器的输出端电连接、第一反相器的输出端与第二反相器的输入端电连接形成锁存电路，该 锁存电路用于锁存数据逻辑值。其中，第一PMOS晶体管PUl和第二PMOS晶体管PU2作为 上拉晶体管，第一NMOS晶体管PDl和第二NMOS晶体管PD2作为下拉MOS晶体管，第三NMOS ...【详细说明在详细技术资料中】
技术保护点
一种SRAM存储单元，其特征在于，包括：参与写操作的第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管以及参与读操作第八MOS晶体管、第九MOS晶体管、第十MOS晶体管；所述第一MOS晶体管的栅极连接第二节点，源极和漏极分别接地和连接第一节点；所述第二MOS晶体管的栅极连接第一节点，源极和漏极分别接地和连接第二节点；所述第三MOS晶体管的栅极连接第一控制信号，源极和漏极分别连接第三节点和第一节点；所述第四MOS晶体管的栅极连接第二控制信号，源极和漏极分别连接第三节点和第二节点；所述第五MOS晶体管的栅极连接第二节点，源极和漏极分别连接电源电压和第一节点；所述第六MOS晶体管的栅极连接第一节点，源极和漏极分别连接电源电压和第二节点；所述第七MOS晶体管的栅极连接字线，源极和漏极分别接地和连接第三节点；所述第八MOS晶体管的栅极连接第二节点，源极和漏极分别接地和连接第四节点；所述第九MOS晶体管的栅极连接列选择信号，源极和漏极分别连接第四节点和第五节点；所述第十MOS晶体管的栅极连接字线，源极和漏极分别连接第五节点和...
技术保护范围摘要
专利技术属性
发明(设计)人：，，，
申请(专利权)人：，
专利类型：发明
国别省市：上海;31
专利技术项目评估
对专利感兴趣？请拨打022-（工作日）（24小时）咨询
相关技术资料
存储电路的基本单元是专利，sram读写时序专利，sram读写时序图专利，fpga读写sram专利，sram读写
电路存储存储单元读写
上一篇：下一篇：基于PNPN结构的SRAM电路及其读写方法
本发明提供了一种基于PNPN结构的SRAM电路，包括多条位线、多条字线、分别与每一条位线以及每一条字线相连的多个存储器单元、串联在每一条位线输入端的多个电位控制器件、串联在每一条位线输出端的多个反相器，其特征在于，存储器单元为PNPN二极管结构的双端器件。本发明的基于PNPN结构的SRAM，由于采取PNPN二极管作为存储器单元，占用面积小、功耗低，有利于SRAM的大规模集成及电路整体性能的提高。由于PNPN二极管独特的反转特性，控制两端电压差就能方便改写存储器单元存储的逻辑值，SRAM写入操作快、错误率低。此外，由于在位线输入端连接有电阻或MOSFET，输出端连接有反相器，SRAM电路读取速度快。
专利类型：
申请（专利）号：
申请日期：
公开(公告)日：
公开(公告)号：
主分类号：
G11C11/413,G11C11/00,G,G11,G11C,G11C11
G11C11/413,G11C11/00,G,G11,G11C,G11C11
申请（专利权）人：
中国科学院微电子研究所
发明（设计）人：
童小东,梁擎擎
主申请人地址：
100029 北京市朝阳区北土城西路3号
专利代理机构：
北京蓝智辉煌知识产权代理事务所(普通合伙) 11345
国别省市代码：
一种基于PNPN结构的SRAM电路，包括多条位线、多条字线、分别与每一条位线以及每一条字线相连的多个存储器单元、串联在每一条位线输入端的多个电位控制器件、串联在每一条位线输出端的多个反相器，其特征在于，所述存储器单元为PNPN二极管结构的双端器件。
法律状态：
公开 ，实质审查的生效 ，实质审查的生效
加载中，请稍候
．客服电话
&&8:00-11:30,13:00-17:00(工作日)君，已阅读到文档的结尾了呢~~
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
一种基于SRAM的读写控制电路
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口> 问题详情
半导体静态存储器SRAM的存储原理是（)。A．依靠双稳态电路B．依靠定时刷新C．依靠读后再生D．信息不
悬赏：0&答案豆
提问人：匿名网友
发布时间：
半导体静态存储器SRAM的存储原理是()。A．依靠双稳态电路B．依靠定时刷新C．依靠读后再生D．信息不再变化请帮忙给出正确答案和分析，谢谢！
为您推荐的考试题库
您可能感兴趣的试题
1符合IEEE803标准的Ethernet　网物理地址采用连续编码方法，它使用的地址长度为(　　　)。A．8bitB．1615itC．48bitD．64bit2在下列关于PCI　局部总线的叙述中(　　　)是错误的。A．PCI　局部总线的设计几乎与CPU　无关B．PCI　局部总线的设计与CPU　关系密切C．PCI　局部总线的访问延迟很低D．PCI　局部总线能大幅度提高数据吞吐率3下面的四条指令中，有(　　　)指令执行后不会改变目的操作数。　　　　SUBAL，BL　　　　ANDAL，BL　　　　CMPAL，BL　　　　TESTAL，BLA．1条B．2条C．3条D．4条4下面(　　　)不能使指令MOV　AL，Y正确执行?A．X　DW　1234H　　　　　　　　　Y　EQU　BYTE　PTR　XB．Y　EQU　BYTE　　　　　X　DW　1234HC．Y　EQU　THIS　BYTE　　　　　X　DW　1234　HD．Y　　LABEL　BYTE　　　　　X　DW　1234H
我有更好的答案
请先输入下方的验证码查看最佳答案
图形验证：
验证码提交中……
找答案会员
享三项特权
找答案会员
享三项特权
找答案会员
享三项特权
选择支付方式：
支付宝付款
郑重提醒：支付后，系统自动为您完成注册
请使用微信扫码支付(元)
支付后，系统自动为您完成注册
遇到问题请联系在线客服QQ：
请您不要关闭此页面,支付完成后点击支付完成按钮
遇到问题请联系在线客服QQ：
恭喜您！升级VIP会员成功
常用邮箱：
用于找回密码
确认密码：

我要回帖

更多关于 sram速度 的文章

 

随机推荐