2015 alienware 15R2/17R3 pcie 通道是怎么分配的_alienware吧_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0成为超级会员，使用一键签到本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
关注：209,707贴子：
2015 alienware 15R2/17R3 pcie 通道是怎么分配的收藏
如题自己的2015 r2 发现显卡运行在pcie3.0 x8 通道上，两个m.2接口硬盘接口，会不会占用显卡的通道数量，如果插上显卡扩展坞，使用的是哪个pcie通道?
战神K690E-G4D1 GTX1060 6G/G4560/IPS屏/全彩背光键盘/128G SSD+1TB HDD/金属机身
扩展坞是cpu的x8，左边m2是pch x4 右边是pch x2，雷电3是pch x4
多谢，那么雷电的扩展坞肯定不适合外星人了
登录百度帐号推荐应用怎样在cpu 一个pcie x16变成两个x8，怎么去识别槽位_百度知道
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。
怎样在cpu 一个pcie x16变成两个x8，怎么去识别槽位
我有更好的答案
这样一来单卡下可以跑在完全的X16速率下，当双卡的时候，一般都是使用第一根PCIEX16（实际最大也是X16），第三根PCIEX16（实际最大为X4）的设置，一些低阶的Z97　　这是因为CPU的PCIE通道数有限。　　目前的主流LGA1150处理器所搭配的Z97，会被拆分成X8+X8，这也是为什么第二根PCIE通常最大为X8的缘故，如果双卡下也是X16+X16，这在不添加额外的PCIE桥接芯片的情况下，是做不到的。　　实际有多大的影响，一般能X8+X83.0的，基本不会有什么性能损失，如果是有一根X42.0的，会直接使用上面第一根和第三根的组合，要看具体的显卡型号和PCIE通道的分配。　　因为主流LGA1150处理器的PCIE控制器的通道数为16，这时的PCIE总通道数就会达到32根，远远超过了处理器的16根限制，那么在高性能显卡的交火&速里，可能会有一些性能损失，第二根PCIEX16（实际为X8）
采纳率：75%
来自团队：
为您推荐：
其他类似问题
换一换
回答问题，赢新手礼包PXI规范——仪用PCI的扩充(版本1.0)(上)
一一许配置和控制Pxl夕卜围模块。这种扩充保留了仪器仪表界业已采 ,·创口用的仪器软件模型,从而形成跨越I伙I、C0Ill侧加tPCI、台式PCLvxl、 本节阐述R幻(仪用咒I扩充)规范的主要目的和基本内GPIB与其它仪表体系结构的功能强大的软件通用性。 容。它也定义了预期的用户并列出相关的术语和文件。图1.1按机械、电气及软件体系结构用方框图汇总了1汉1规 1.1.目的范的基本内容。 PXI是应广大仪器仪表与自动化领域用户的要求编制的,以1.2.预期的对象和基本内容 期从易于集成和使用的小型系统获得与日俱增的性能、功能与可本规范是按自上而下的原则安排的,按照这个原则先进行总 靠性。1〕Xl利用现有的工业标准PXI以较低廉的成本获得高的部体描述,更详尽的规范在各分节中作较深人的介绍。这种安排是 件可用性。最重要的是,PXI以其与工业标准个人计算机软件的兼为产品开发者、系统集成者以及最终用户众多对象服务的。产品 容性,让工业用户...&
(本文共5页)
权威出处：
观察:向左扩展系统槽模块可使用全部PXI外设插槽。3.机械要求._._推荐:系统控制器模块不应该扩展至系统槽右边进入到外设_。,.,,一一插槽。 观察:如果系统控制器模块向右扩展,会减少可用PXI外设插 本节详述PXI系统的附加机械要求,计有系统槽的位置、控制槽的数量,从而不能访间星形触发槽。器与机箱的互操作性、Pxl标牌、环境测试、冷却、接地以及减少规则:每个PXI系统控制器模块必须清楚地用文字说明占用E姐(电磁干扰)的准则。了多少个控制器扩展槽(系统槽左边)与外设槽。p加盆代二I机械要求规则:每个Pxl机箱必须清楚地用文字说明有多少个外设槽 3u(100 x 16压lull或3 .94 x 6.3英寸)与6U(233.35xl以bm或与控制器扩展槽可供使用。9.19x6.3英寸)两种形状系数模块能够实现第4节电气要求规观察:前两条规则有助于确保最终用户可以容易地确认特定定的PXI特性。的控制器一机箱对是否兼容,...&
(本文共2页)
权威出处：
4.电气要求 本章详细论述研制PXI兼容外设模块、控制器与背板的电气要求。本章讨论PXI系统所需的全部信号与有关实施要求,并介绍相应的连接器引出脚、电源要求及侧尺寸规格实施事项。4.1.P火J信号组 本节详细论述PX】系统需要的全部信号,包括直接从C,卿任℃1映射至Pl/Jl上的信号,复制在PZ/JZ上的“位信号,位于刃刁2的PXI专用信号。PXI专用信号包括触发总线、参数时钟、本地总线与星形触发所需的信号。4.1.1.PI/J1:信号规刻:在PXI模块Pl/J1连接器和PXI背板与之配对的Pl连接器上全部信号必须符合PlcMG 2.0R2,l规范(。mp即tPCI)对外设模块和系统模块的所有要求。舰则:背板上非PCI一PC】桥接器和外设摘的设备必须将它们的ID6EL线连接至AD(25:31)中某一条线。规.lJ:背板FCI一代I桥接器必须将它们的功6EL线连接至AD【25:31】以外的AD线。 为了向增强的传统】SA总线提供支...&
(本文共10页)
权威出处：
关于ＰＣＩ局部总线沈阳大学张书斌郭凯【摘要】论述了ＰＣＩ局部总线的现状、背景及其特点。【关键词】局部总线，ＰＣＩ，桥路，突发传输，传输速率ＡＢＳＴＲＡＣＴＴｈｅａｒｔｉｃａｌｅｘｐｏｕｎｄｓｔｈｅｓｔａｔｕｓ，ｂａｃｋｇｒｏｕｎｄａｎｄｆｅａｔｕｒｅｓｏｆＰＣＩｌｏｃａｌｂｕｓ．ＫＥＹＷＯＲＤＳｌｏｃａｌｂｕｓ，ＰＣＩ，ｂｒｉｄｇｅ，ｂｕｒｓｔｔｒａｎｓｍｉｓｓｉｏｎ，ｔｒａｎｓｍｉｓｉｏｎｒａｔｅ一、现状与背景１?现状１９９１年底，Ｉｎｔｅｌ公司提出ＰＣＩ（Ｐｅｒｉｐｈ?ｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）微机局部总线，这是当前最新一代高性能局部总线之一，在短期内得到全球许多著名电脑制造商的响应。１９９２年６月，Ｉｎｔｅｌ与多家电脑制造商联合成立完善、推广和强化ＰＣＩ标准的组织ＳＩＧ（ＳｐｅｃｉａｌＩｎｔｅｒｅｓｔＧｒｏｕｐ），目前ＳＩＧ已拥有成员２００余家，Ｉｎｔｅｌ、ＩＢＭ、Ａｐｐｌｅ、ＡＮＤ、ＡＴＩ、Ｃｏ...&
(本文共2页)
权威出处：
ＰＣＩ局部总线（一）刘刚英特尔计算机技术有限公司［摘要］本文介绍了Ｉｎｔｅｌ公司推出的ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ，外围部件互连）局部总线规格的特点，并与ＶＬ总线（ＶＥＳＡＬｏｃａｌＢｕｓ）进行了详细的比较。［关键词］局部总线（ＬｏｃａｌＢｕｓ），扩展总线（ＥｘｐａｎｓｉｏｎＢｕｓ），连接器（Ｃｏｎｎｅｔｏｒ）局部总线（ＬｏｃａｌＢｕｓ）是指处理器与外设之间的高速通道。ＰＣＩ（ＰｅｒｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ，外围部件互连）局部总线最先由Ｉｎｔｅｌ公司的电脑结构实验室在１９９１年底提出（见图１）。ＰＣＩ局部总线的设计者从系统的角度出发，对个人电脑基本结构的局限性进行分析，包括将个人电脑的结构与工作站的结构相比较，发现Ｉ／Ｏ部分是个人电脑最薄弱的环节，从而设计了ＰＣＩ局部总线，作为跨越几代平台／处理器的通用的Ｉ／Ｏ部件接口标准。１９９２年６月，Ｉｎｔｅｌ公司及多...&
(本文共4页)
权威出处：
PCI是外设部件互连的缩写.它是由Intel、conlpag、lBM、NCR、DEll等100多家成员支持的一利,PC局部总线标准。PCI出台的动机是从系统的观点出发.考虑到PC机的基本结构.其巾分折外比较了PC机与工作站的结构差异。从中发现I/0部分是影响PC机性能提高的最薄弱之处。 PcI是先进的高性能局部总线.可同时支援多组外Ⅲ设备。PcI局部总线不受制于处理器.为rII央处理器及高速外围设备提供一道桥梁.更可作为总线之间的交通指挥员,提高数据吞吐量。PcI是高度综合化的局部总线结构.其优化的设计可充份利用今I j最先进微处理器及个人电脑科技。它可确保电腑部什、附加卡及系统之间的运作可靠.并能完全兼容现有的ISA/EISA/Micr0 c11annel扩充总线。 PcI做为通用的I/0部件接口{_示准.将跨越儿代平白/处理器。PCI的部什接口方案有如下硅苫优微计算机信息1994.1四通新龙排版系统烹: ·出于减少丁元什数量...&
(本文共4页)
权威出处：
来自快速周边设备大量的数据洪流碰到慢速的Pc扩’展总线时,就需要进行一些处理。因此,随着图形、视频、影像等方面应用的迅速增加,电脑的设计师们正着手把周边设备直接联接到系统处理器的局部总线上。 但是,直接联接到局部总线会导致不可预测的运行性能,许多设计者已经碰到过这种麻烦,幸运的是周边组件相互联接fPGl)总线正在着手提供这方面的帮助。 PCI总线具有可高达l 32兆位/秒I在未来的改图1-PcJ局部总线为做在母板、接入卡等上韵PCI周边设备提供了一条高宽带数据通道,通过桥接芯片-就能莲接包括lSNEISA或微通道系统的扩展板茌内的其他标准周边设备。进版中会更高1的数据流通量,它突破了传统扩展总线的【/0瓶颈。vEsA局部f简称vLl总线也能做到这一点,实际上,在这个问题上VL总线还先走了一步。但是,v1.总线在市场竞争中正在丧失其地盘,主要原囡是PCI总线提供了更诱人的面向未来的技术进化途径,此外,一系列新产品正在陵引进PcI总...&
(本文共3页)
权威出处：
扩展阅读：
CNKI手机学问
有学问，才够权威！
出版：《中国学术期刊（光盘版）》电子杂志社有限公司
地址：北京清华大学 84-48信箱 大众知识服务
京ICP证040431号&
服务咨询：400-810--9993
订购咨询：400-819-9993
传真：010-基于ＰＣＩＥｘｐｒｅｓｓ总线的数据采集设备实现吴；作者：作者单位：刊名：英文刊名：年，卷(期)：被；吴建飞，吴佳，徐欣，WUJianfei，WUJi；MODERNELECTRONICSTECHNIQ；参考文献(10条)；1.NXPPX1011Adatasheet,PD；4.RaviBDonAnderson；9.NXPPCB,PDF.AN10373
基于ＰＣＩＥｘｐｒｅｓｓ总线的数据采集设备实现吴建飞，吴佳，徐欣（国防科技大学湖南长沙４１００７３）摘要－：ＰＣＩＥｘｐｒｅｓｓ是最新的总线和接口标准，具有数据传输速率高，支持点对点传输以及热插拔等特点。首先，介绍ＰＣＩＥｘｐｒｅｓｓ总线的发展与体系构架。然后结合采用Ｘｉｌｉｎｘ公司的ＦＰＧＡ与ＰＨＹ器件设计采集设备的过程，详细介绍硬件系统的电路设计，以及采用ＸｉｌｉｎｘＰｉｐｅＣｏｒｅ实现ＰＣＩＥｘｐｒｅｓｓ物理层、链路层、传输层和使用ＷｉｎＤｒｉｖｅｒ开发简单的驱动程序。结合ＰＣＩＥｘｐｒｅｓｓ总线设计的采集设备，整体性能可以显著提高，其必将取代以往各种总线的数据采集设备。关键词：ＰＣＩＥｘｐｒｅｓｓ；热插拔；ＰＨＹＰｉｐｅＣｏｒｅ；ＷｉｎＤｒｉｖｅｒ｝驱动程序中图分类号：ＴＰ３３６文献标识码：Ｂ文章编号：１００４―３７３Ｘ（２００８）２０―１１０―０３ＲｅａｌｉｚａｔｉｏｎｏｆＤａｔａＡｃｑｕｉｓｉｔｉｏｎＤｅｖｉｃｅＢａｓｅｄｏｎＰＣＩＥｘｐｒｅｓｓＢｕｓＷＵＪｉａｎｆｅｉ，ＷＵＪｉａ。ＸＵＸｉｎ（ＮａｔｉｏｎａｌＵｎｉｖｅｒｓｉｔｙｏｆＤｅｆｅｎｓｅＴｅｃｈｎｏｌｏｇｙ，Ｃｈａｎｇｓｈａ，４１００７３，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＰＣＩＥｘｐｒｅｓｓｉｓｔｉｏｎａｎｄｈｏｔｐｌｕｇｇｉｎｇ．Ｔｈｉｓａｎｅｗｂｕｓａｎｄｉｎｔｅｒｆａｃｅｓｔａｎｄａｒｄ．Ｉｔｉｎｔｒｏｄｕｃｅｓｔｈｅｄｅｖｅｌｏｐｍｅｎｔａｎｄｓｕｐｐｏｒｔｓｓｔｒｕｃｔｕｒｅｈｉｇｈｓｐｅｅｄｄａｔａｔｒａｎｓｍｉｓｓｉｏｎ，ｐｏｉｎｔｔＯｐｏｉｎｔｃｏｎｎｅｃ―ｐａｐｅｒｏｆＰＣＩＥｘｐｒｅｓｓｂｕｓｆｉｒｓｔｌｙ．Ｉｎｔｈｅｐｒｏｃｅｓｓｏｆａｃｑｕｉ―ｓｉｔｉｏｎｄｅｖｉｃｅｄｅｓｉｇｎ，ｔｈｅｓｏｌｕｔｉｏｎｉｓｃｈｏｓｅｎｂｙｕｓｉｎｇＸｉｌｉｎｘＦＰＧＡａｎｄＰＨＹｃｈｉｐｓ，ｔｈｅｎｔｈｅｈａｒｄｗａｒｅｓｙｓｔｅｍｄｅｓｉｇｎｉｓｒｅａｌｉｚｅｄｉｎｄｅｔａｉｌｓ．Ｄｅｓｃｒｉｂｉｎｇｔｈｅｐｈｙｓｉｃａｌｌａｙｅｒ，ｌｉｎｋｌａｙｅｒａｎｄｔｒａｎｓａｃｔｉｏｎｌａｙｅｒｏｆＰＣＩＥｘｐｒｅｓｓｉｎＸｉｌｉｎｘＰｉｐｅＣｏｒｅ．Ａｎｄｔｈｅｎｔｈｅｓｉｍ―ｐｉｅｄｒｉｖｅｒｐｒｏｇｒａｍｄｅｖｅｌｏｐｍｅｎｔｉｓｇｉｖｅｎｂｙＷｉｎＤｒｉｖｅｒ．ＤａｔａａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅｂａｓｅｄｏｎｏｎＰＣＩＥｘｐｒｅｓｓｂｕｓｃａｎｄｅｖｅｌｏｐｔｈｅｐｅｒ―ｆｏｒｍａｎｃｅａｎｄｒｅｐｌａｃｅｔｈｅａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅｂａｓｅｄｏｔｈｅｒｂｕｓ．Ｋｅｙｗｏｒｄｓ：ＰＣＩＥｘｐｒｅｓｓ；ｈｏｔｐｌｕｇｇｉｎｇ；ＰＨＹＰｉｐｅＣｏｒｅ；ＷｉｎＤｒｉｖｅｒ；ｄｒｉｖｅｒｐｒｏｇｒａｍ１引言２２．１ＰＣＩＥ总线发展和构架介绍随着计算机技术的发展，数据传输带宽的日益增长，总线技术也在迅速的发展。高速信号传输，海量数据采集与记录，实时视频图像处理以及其他数据处理的数据吞吐量现以ｋＭｂ／ｓ为量级。未来计算机系统对带宽和扩展性的要求已经超越ＰＣＩＥ总线的发展ＰＣＩＥｘｐｒｅｓｓ是用来互连诸如计算机和通信平台应用中外围设备的第三代Ｉ／０总线技术，第一代总线包括ＩＳＡ，ＥＩＳＡ，ＶＥＳＡ和微通道（ＭｉｃｒｏＣｈａｎｎｅｌ）总线，而第二代总线则包括了ＰＣＩ，ＰＣＩ―Ｘ和ＡＧＰ。ＰＣＩＥｘｐｒｅｓｓ是一种能够应用于一点设备、台式电脑、工作站、服务器、嵌人式计算机和通信平台等所有周边Ｉ／Ｏ设备互连的总线。ＰＣＩＥ最初由Ｉｎｔｅｌ发展，并于１９９２年在市场发布。ＰＣＩＥ的体系结构继承了第二代总线体系结构最有用的特点，并且采用计算机体系结构中新的开发成果。它保留了原先的通讯模型和下载配置机制，但抛弃了共享总线的方式，采用点到点的总线连接方式。由于它提供了更高的性能特点和越来越大的带宽，从而解决了ＰＣＩ，ＰＣＩ―Ｘ和ＡＧＰ的许多缺点，是以后ＰＣ发展必然采用的接口总线，其必将取代ＰＣＩ，ＰＣＩ―Ｘ以及图形加速器（ＡＧＰ）。２．２了第二代总线技术。第三代高性能Ｉ／０总线技术――ＰＣＩＥｘｐｒｅｓｓ（ＰＣＩＥ）总线解决了以往总线的不足，它的发展将取代第二代总线成为新的数据总线，其提供了更加完善钧性能、更多的功能、更强的可扩展性和更低的成本。、本文研究ＰＣＩＥｘｐｒｅｓｓ总线技术的发展与构架，介绍采用Ｘｉｌｉｎｘ公司的ＦＰＧＡ与ＮＸＰ公司的ＰＨＹ器件实现一种经济简单的数据采集设备。在电路设计中，分析了总线信号高速布线的要求。最后详细介绍数据采集设备的数据通道部分在ＸｉｌｉｎｘＰｉｐｅＣｏｒｅ中的实现，并通过ＷｉｎＤｒｉｖｅｒ软件开发简单的驱动程序。收稿Ｉ／ｔ期：２００８―０３―１６１１０ＰＣＩＥ总线的构架ＰＣＩＥｘｐｒｅｓｓ保持了与ＰＣＩ寻址模式（加载一存储万方数据　体系结构具有单层地址空间）的兼容性，从而保证了对现有应用程序和驱动的兼容性。同时，ＰＣＩＥｘｐｒｅｓｓ的配置机制是与ＰＣＩ一致的即插即用标准。软件层发出读写请求，使用基于数据包、分段传输的协议通过物理层传输至Ｉ／Ｏ设备。链路层向这些数据包添加序列号和循环冗余校验（ＣＲＣ）以建立一个高度可靠的数据传输机制。基本的物理层包括传输对和接收对两个单工通道，统称为一个信道。１个ｌａｎｅ的信道可以保证每个方向约２５０ＭＢ／ｓ标准带宽，这其中大约２００ＭＢ／ｓ用来传输数据，其余被文件的协议部分占用。这一速率为一般ＰＣＩ设备的２～４倍，同时ＰＣＩＥｘｐｒｅｓｓ总线点到点的总线连接结构可以让每个ＰＣＩＥｘｐｒｅｓｓ设备都具有这个带宽。３基于ＦＰＧＡ与ＰＨＹ器件的采集设备实现３．１采集通道器件和ＦＰＧＡ的选型及设计采集设备包含２个采集通道，采用模／数转换芯片ＡＤＳ５１０２设计。ＡＤＳ５１０２是德州仪器的一款１０ｂ一６５ＭＳＰＳ采样率并带内部电压参考的模／数转换器，采用１．８Ｖ模拟供电。与同一类型的ＡＤＳ５１０３相比，它的采样率更高，而且采用差分信号输入，有效地提高了输入信号的共模抑制比。ＦＰＧＡ选用Ｘｉｌｉｎｘ公司Ｓｐａｒｔａｎ一３系列ＸＣ３Ｓ１０００。其采用９０ｎｍ材料生产，容量高、成本低，具有业界一流的区块和分布，具有多达７８４个Ｉ／０，Ｍｉ－ｃｒｏＢｌａｚｅ３２位ＲＩＳＣ软处理器和支持乘法累加器（ＭＡＣ）功能的嵌入ＸｔｒｅｍｅＤＳＰ功能。ＸｉｌｉｎｘＳｐａｒｔａｎ一３ＰＣＩＥｘｐｒｅｓｓ设计包括一个ＰＣＩＥｘｐｒｅｓｓＰｉｐｅＥｎｄｐｏｉｎｔＬｏｇｉＣｏｒｅ。Ｘｉｌｉｎｘ低成本Ｓｐａｒ―ｔａｎ一３系列提供ＰＣＩＥｘｐｒｅｓｓ协议层核。ＰＣＩＥＰｉｐｅＥｎｄｐｏｉｎｔＬｏｇｉＣＯＲＥ整合了分立的ＰＣＩＥＰＨＹ，提供了全面的、完全符合ＰＣＩＥｘｐｒｅｓｓ基础规范（ＰＣＩＥｘ－ｐｒｅｓｓＢａｓｅＳｐｅｃｉｆｉｃａｔｉｏｎ）ｖ１．１的ＰＣＩＥ端点解决方案。３．２外部ＰＨＹ器件ＰＸｌ０１１ＡＮＸＰ公司的ＰＸｌ０１１Ａ符合ＰＣＩＥｘｐｒｅｓｓ规范ｖ１．ｏａ和ｖ１．１，是一款与低成本ＦＰＧＡ一起使用而优化的单通道２．５Ｇｂ／ｓ的ＰＣＩＥｘｐｒｅｓｓＰＨＹ器件。数据由接收器的差分输入接口进入ＰＸｌ０１１Ａ，在被传送到解串化电路之前，这些数据将小振幅的差分信号变为轨对轨的数字信号。一个载波检测电路将检测线路上是否有数据并将这些信息传送到串行器／解串器ＳＥＲＤＥＳ和物理编码子层ＰＣＳ。ＳＥＲＤＥＳ将这些数据串并转化为ｌｏ位并行数据。然后ＰＣＳ采用８位／ｌｏ位解码器来恢复成８位数据格式。在发送过程中，来自Ｐｉｐｅ接口的８位数据通过一个万　方数据８位／１０位编码算法进行编码。８位／１０位编码确保串行数据被直流平衡以避免交流耦合系统中的基带漂移，它同时确保足够的数据转换以避免接收端的时钟恢复。ＰＸｌ０１１Ａ的ＭＡＣ接口采用独立的时钟，由片内１００ＭＨｚ的基准时钟锁相环产生。锁相环有一个相对较高的带宽来实现可选的扩频并较少ＥＭＩ。８ｂ数据接口在２５０ＭＨｚ上运行并进行ＳＳＴＬ２信号发送，这种模式与流行的ＦＰＧＡＩ／ｏ接口兼容。３．３硬件电路设计采集部分硬件电路包含２个通道的ＡＤＣ和触发电路，每通道ＡＤＣ转换后的数据ＣＨｌ［９：ｏ］和ＣＨ２１９：ｏ］传输到ＦＰＧＡ端口。ＰＣＩＥ接口电路包括３个部分：第１部分是ＰＸｌ０１１Ａ与ＦＰＧＡ的连接信号线，包括８位的收发信号ＴＸＤ［７：Ｏ］和ＲＸＤ［７：ｏ］；控制信号ＲＸ―ＤＡＴＡＫ，ＲＸ―ＶＡＬＩＤ，ＲＸ―ＣＬＫ，ＲＸ―ＥＩＤＬＥ，ＲＸ―ＰＯＬＡＲ，ＲＸ―ＰＨＹ―ＳＴＡＴ，ＴＸ―ＤＡＴＡＫ，ＴＸ―ＣＬＫ，ＴＸ―ＥＩＤＬＥ，ＴＸ―ＣＯＭＰ，ＴＸ―ＤＥＴ―ＬＯＯＰ，ＴＸＰＷＲＤＮ０，ＴＸＰＷＲＤＮｌ，状态信号ＳＴＡＴ０，ＳＴＡＴｌ，ＳＴＡＴ２和复位信号ＲＥＳＥＴ。第２部分是ＰＸｌ０１１Ａ与ＰＣＩＥ接口的连接信号线，包括差分接收信号，差分发送信号，差分时钟。第３部分是ＰＣＩＥｘ－ｐｒｅｓｓ的配置接口，包括ＰＣＩＥＴＭＳ，ＰＣＩＥ．ＴＣＫ，ＰＣＩＥ―ＴＤＯ，ＰＣＩＥ―ＴＤＩ和ＰＣＩＥ―ＴＲＳＴ。如图１所示。㈤ＡＤＣＣｈａｎｎｅＩｐＸＰＩＰＥ㈢ＩｎｔｅｒｆａｃｅＰＣＩ㈢ＥｘｐｒｅｓｓＬｉｎｋ卜肖隧Ｎ７如ｃ７义、舻［，丫ＲＸＰ●一ＴＸＮ一●ＰｈｉｌｉｐｓＸｉｌｉｎｘＰＸＪＯＩｌＡＴＸＰ一ＰＣＩＥｘｐｒｅｓｓｔＳｐａｒｔａｎ?３／１ｆｉｏｍｍａｎ卜ｄＰＨＹＡ。。ｌ，ｃｍ［ｏ－ｏｋ，：ＦＰＧＡ）：Ｓｔａｔｕｓ｜＜ＣＬＫＮＥｄｇｅ、～∥ＣＬＫＰＣｏｎｉ＇ｌｉ！ｃｔｏｆ卫，ＰＨＹＲｅｓｅｔ』ＪＴＡＧｈＰＣＩｅｅｓｅｔ图１硬件电路连接框图ＰＣＢ布线时有以下注意点：终端阻抗布线尽量降低容性；一组信号，避免在参考层断续；高速信号尽量在一层布线，且不打孔，否则要在过孔处打一个Ｕ形的地孔；微波传输带，差分信号布线线宽５ｍｉｌ，间距７ｍｉｌ；带状传输线，差分信号布线线宽５ｒａｉｌ，间距５ｒａｉｌ。信号之间的间距在２０ｒａｉｌ以上，高压和边缘尖锐的信号尽量远离差分线，避免干扰。接口上数据采用ＳＳＴＬ２信号发送，传送速率达到２５０ＭＢ／ｓ。每组数据发送端需串行一个２５欧姆电阻，数据接收端上拉５００电阻，提高信号的阻抗匹配。ＴＤ和ＲＸ每组为８位２５０ＭＢ／ｓ信号，为了减少信号间的】１】延时误差。每组信号布线时尽量等长且减少走线长度。３．４ＰｉｐｅＣｏｒｅ实现ＰＣＩＥ总线协议ＸｉｌｉｎｘＰＣＩＥｘｐｒｅｓｓＰｉｐｅＣｏｒｅ符合ＰＣＩＥｘｐｒｅｓｓＢａｓｅＳｐｅｃｉｆｉｃａｔｉｏｎｖ１．１规范协议和电特性兼容，提供完整的端点解决方案包括物理链接与处理及配置管理模块。支持同步点对点通信，上行和下行流程控制，与ＰＣＩＥｘｐｒｅｓｓ处理排序规则完全兼容。ＰｉｐｅＣｏｒｅ数据管理包括传输层、数据链路层、物理层３个模块。这些模块包括产生和进行传输包、数据流的控制管理、物理接口初始化、并串转换以及其他的接口操作。由ＰｉｐｅＣｏｒｅ组成数据通道，并可以构成多ＰＣＩＥｘｐｒｅｓｓ设备的拓扑结构。如图２所示。设备Ａ用户应片ｊ接口，Ｉ－…ＰＩＰＥＣｏｒｅＰ，ＰＥｃｏ，ｅ传输层发：接送口收送曙霉沁口薹一硅ｌ―闺ｉ１Ｉ；蓑ＰＣＩＥｘｐｒｅｓｓ空换拓扑结构图２ＰｉｐｅＣｏｒｅ组成数据通道及拓扑结构图４基于ＷｉｎＤｒｉｖｅｒ的驱动程序开发４．１采集设备的驱动安装将数据采集设备安装到计算机ＰＣＩｅｘｐｒｅｓｓ×１插槽，启动计算机时操作系统会检测到此设备并提示添加硬件向导，忽略此提示。然后，从开始菜单选择Ｗｉｎ―Ｄｒｉｖｅｒ／ＤｒｉｖｅｒＷｉｚａｒｄ，新建工程。此时ＤｒｉｖｅｒＷｉｚａｒｄ将会显示所有的计算机中的即插即用设备根据设备信息（ＩＤ号）选择所要测试的设备，如图３所示，数据采集设备ＩＤ号为０３０１，双击此设备，出现设备测试对话框，向指定的设备空间写入数据测试设备是否工作良好。最后由ＤｒｉｖｅｒＷｉｚａｒｄ生成简单的驱动程序代码。图３采集设备在ＤｒｉｖｅｒＷｉｚａｒｄ中的显示４．２数据传输模式与配置函数驱动程序得到从数据采集设备发送的数据，并存储１１２万　方数据在指定的内存空间，根据用户的选择可以实时显示或者存储在磁盘空间。使用ＷｉｎＤｒｉｖｅｒ编写的驱动程序通过ＷｉｎＤｒｉｖｅｒ内核模块与硬件进行通信，本驱动程序要实现的主要功能是从设备读取指定的数据到计算机，并根据要求发送命令到设备控制寄存器对设备的各种状态进行控制。设备与计算机进行数据传输有２种模式：ＰＩＯ模式和ＤＭＡ（直接内存访问）模式。ＰＩＯ模式主要实现计算机和数据采集卡之间的命令传输；ＤＭＡ模式主要针对大块数据传输，传输过程中不需要经过ＣＰＵ，数据直接从设备传送到内存中，数据传输的速率快，可以充分利用ＰＣＩＥ数据带宽。为了能从设备中读到数据，首先应该获得设备的信息，设备信息主要包括厂家ＩＤ号，设备内存映射空间，设备所在插槽号以及其他设备专用配置信息。只有获得了设备信息才能实现对设备的访问，这些信息通过下面２个函数得到：ｖｏｉｄＷＤＰｃｉＳｃａｎＣａｒｄｓ函数用于检测安装于ＰＣＩＥ总线上的设备。ＶｏｉｄＷＤＰｃｉＧｅｔＣａｒｄｌｎｆｏ函数获取ＰＣＩ设备的资源信息，例如内存资源，Ｉ／Ｏ资源，中断资源等。对设备信息的登记是通过结构ＷＤ―ＣＡＲＤ―ＲＥＧＩＳＴＥＲ来实现，它包含了硬件的各项信息。这些信息可以通过第一步中的２个函数获得。在确定ＷＤＣＡＲＤＲＥＧＩＳＴＥＲ结构后调用函数ＷＤＣａｒｄＲｅｇｉｓｔｅｒ向ＷｉｎｄｒｉｖｅｒＫｅｒｎｅｌ登记设备。在得到了设备信息并且向ＷｉｎＤｒｉｖｅｒ注册了此设备后就可以在设备和计算机之间传输数据。５结语采用ＰＣＩｅｘｐｒｅｓｓ总线实现数据采集设备可以有效地提高数据的传输带宽，解决总线带宽不足瓶颈带来的种种问题。文中的总线设计为１个通道的ＰＣＩｅｘ―ｐｒｅｓｓ，双向的读写速度为２５０ＭＢ／ｓ。后面的设计中会不断提高Ｐｃｉｅ总线的通道数，以满足更高的总线设计需求。参考文献［１］ＲａｖｉＢｕｄｒｕｋ，ＤｏｎＡｎｄｅｒｓｏｎ，ＴｏｍＳｈａｎｉｅｙ．ＰＣＩＥｘｐｒｅｓｓ系统体系结构标准教材ＥＭＪ．北京：电子工业出版社，２００５．［２］徐欣，于红旗．基于ＦＰＧＡ的嵌入式系统设计Ｉ－Ｍ］．北京：机械工业出版社，２００５．［３３ＸｉｌｉｎｘＬｏｇｉｃｏｒｅ，ＰＤＦ．ＰＣＩＥｘｐｒｅｓｓＰｉｐｅＥｎｄｐｏｉｎｔ１一ＬａｎｅＣｏｒｅｖ１．３．［４］ＮＸＰＰＸｌ０１１Ａｄａｔａｓｈｅｅｔ，ＰＤＦ．ＰＸｌ０１１Ａ／ＰＸｌ０１２ＡＰＣＩＥｘｐｒｅｓｓｓｔａｎｄ―ａｌｏｎｅＸ１ＰＨＹ．（下转第１１５页）３．２软件设计ＣＡＮ节点通信的功能是将本节点的数据信息通过ＣＡＮ总线以广播形式传给网络上的其他节点，并且接受其他节点传来的信息。因此软件Ｅｅｌ的设计可以分为３部分：系统的初始化、信息的定时发送和中断接收。主程序在完成初始化后打开中断，在ＴＭＳ３２ＬＦ２４０７Ａ的数据采集中断服务中对模块的输出电流进行采样，在一个工频周期结束后，计算逆变器的输出电流值和对各模块进行编号，通过定时发送程序，每隔２ｍｓ就向ＣＡＮ总线上发送１次，按照既定的均流算法，进入下个循环周期。在中断接收程序中，存储数据到接收缓冲区，供主程序使用。４仿真实验结果台逆变器输出电流分别为６．８实现分担负载的任务。Ａ，６．９Ａ，可以很好地图５并联输出电流波形５结语本文将现场ＣＡＮ总线引用到并联逆变电源系统中，较好地解决了并联逆变电源普遍存在的环流问题，提高了系统的稳定性和抗干扰性。同时真正实现（Ｎ＋Ｘ）并联冗余，可以在不断开负载的情况下通过热插拔增加或减少并机模块，利用ＣＡＮ总线的特点，使得整个系统不受影响。参考文献在Ｍａｔｌａｂ６．５软件平台上对上述方案进行仿真。仿真参数如下：输入电压为１３（：４８Ｖ，输入电流为１４（２２０ＶＤＣ，３ＡｋＶＡ）。单台输出电流为１４Ａ，输出频率为５０Ｈｚ。逆变器采用电压电流双闭环控制，Ｌ＝２．７ＩＴＩＨ，Ｃ＝４．５弘Ｆ，并机数量为２台。其中电流环采用Ｐ调节，电压环采用ＰＩ调节，设定Ｐ＝５。仿真算法采用变步长的ｏｄｅ２３ｔｂ，仿真时间为０．０５ｓ，采样时间为０．００２Ｓｏ仿真结果如图４、图５所示。［１］陈良亮肖岚，胡文斌，等．双闭环控制电压源逆变器并联系统环流特性研究［Ｊ］．电工技术学报，２００４，１９（５）：２１―２５．［２］池从伟，秦娟英．可并联逆变器中的同步控制技术及其实现口］．通信电源技术，２００３（４）；１―３．［３１ＫｅｉｔｈＰａｚｕｌ．ＣｏｎｔｒｏｌｌｅｒＡｒｅａｅｒｏｃｈｉｐ，ＡＮ７１３：１―９．Ｎｅｔｗｏｒｋ（ＣＡＮ）Ｂａｓｉｃｓ．Ｍｉ－［４３邬宽明．ＣＡＮ总线的应用与发展［Ｍ］．北京：北京航空航天大学出版社，１９９６．［５］Ｐａｔ图４并联输出电压争环流波形Ｒｉｃｈａｒｄｓ．ＡＣＡＮＰｈｙｓｉｃａｌＬａｙｅｒＤｉｓｃｕｓｓｉｏｎ．Ｍｉｃｒｏｃｈｉｐ，ＡＮ２２８５―１２．由图４可看出，将ＣＡＮ现场总线引入本系统中，可达到较好的均流效果。在图５中，当实现并机时，两作者简介谢峰沈锦飞吕［６］刘和平，王维俊．ＴＭｓ３２０ＬＦ２４０ｘＤｓＰｃ语言开发应用［Ｍ］．北京：北京航空航天大学出版社，２００３．男，１９８３年出生，研究生。主要从事逆变器并联技术方面的研究。男，１９５３年出生，教授。主要从事新型电力电子电路方面的研究。男，１９８４年出生，硕士。主要从事光伏发电方面的研究。男，１９８３年出生，硕士。主要从事光伏并网方面的研究。哲韩新建（上接第１１２页）［８］ＡｒｔＢａｋｅｒ，ＪｅｒｒｙＬｏｚａｎｏ．Ｗｉｎｄｏｗｓ２０００设备驱动程序设计指南ＥＭ］．北京：机械工业出版社，２００１．［９］ＪｕｎｇｏＬｔｄ．ＷｉｎＤｒｉｖｅｒＰｃＩ／ＩｓＡ／ＣａｒｄＢｕｓｖ８．０１Ｕｓｅｒｓ［５］ＰＣＩＥｘｐｒｅｓｓ标准规范白皮书．ＰＤＦ，ＰＣＩＥｘｐｒｅｓｓ标准规范［Ｓ］．［６］ＮＸＰＰＣＢ。ＰＤＦ．ＡＮｌ０３７３ＰＣＩＥｘｐｒｅｓｓＰＨＹＰＣＢＬａｙｏｕｔＧｕｉｄｅ，ＪｕｎｇｏＬｔｄ，２００６．Ｇｕｉｄｅｌｉｎｅ．［１０］郝为强．差分线阻抗控制与匹配的ＨｙｐｅｒＬｙｎｘ仿真分析［Ｊ］．印制电路信息，２００６（１１）：４１―４３．［７］郭邵日，张振宇．ＰＣＩＥｘｐｒｅｓｓ总线技术分析［Ｍ］．飞利浦半导体公司，２００６．１１５万方数据　基于PCI Express总线的数据采集设备实现作者：作者单位：刊名：英文刊名：年，卷(期)：被引用次数：吴建飞， 吴佳， 徐欣， WU Jianfei， WU Jia， XU Xin国防科技大学,湖南,长沙,410073现代电子技术MODERN ELECTRONICS TECHNIQUE)1次 参考文献(10条) 1.NXP PX1011A datasheet,PDF.PX1011A/PX1012A PCI Express stand-alone Xl PHY2.Xilinx Logicore PDF.PCI Express Pipe Endpoint 1-Lane Core vl.33.徐欣;于红旗 基于FPGA的嵌入式系统设计 20054.Ravi BDon ATom Shanley PCI Express系统体系结构标准教材 20055.郝为强 差分线阻抗控制与匹配的HyperLynx仿真分析[期刊论文]-印制电路信息 .Jungo Ltd WinDriver PCI/ISA/CardBus v8.01 User's Guide 20067.Art BJerry Lozano Windows2000设备驱动程序设计指南 20018.郭邵日;张振宇 PCI Express总线技术分析 20069.NXP PCB,PDF.AN10373 PC]Express PHY PCB Layout Guideline10.PCI Express标准规范白皮书.PDF,PCI Express标准规范 引证文献(1条)1.李艳春.周明光.刘志伟 基于LAN的混合总线ATS研究与设计[期刊论文]-现代电子技术 2010(7)
本文链接：http://d..cn/Periodical_xddzjs.aspx三亿文库包含各类专业文献、各类资格考试、幼儿教育、小学教育、应用写作文书、高等教育、生活休闲娱乐、基于PCI+Express总线的数据采集设备实现29等内容。　
　Express总线接口设计 作者:刘凯徐欣 来源:《现代电子技术》2008 年第 20 期 摘要:PCI Express 技术已成为 PC 桌面电脑和图形设备的标准互联总线,占据着主要市 场... 　基于PCIExpress高速数据... 4页 1下载券喜欢此文档的还喜欢 高速PCI数据采集卡...2 数据采集过程 PCI 总线上,CY7C09449 可以处于从设备的地位,接收主机对它的... 　龙源期刊网 .cn 基于PCI 集设备实现 作者:吴建飞 吴佳徐 Express总线的数据采 欣 来源:《现代电子技术》2008 年第 20 期 摘要:PCI ... 　基于PCI+Express总线的数据... 75页 1财富值 PCI-Express总线及设备介绍... ...发表了以往受限于 AGP 插槽而无法实现的 SLI 技术,旨在借此串接两块性能优良的... 　可能, 用于数据 采集的计算机总线有 ISA 总线、PCI 总线以及 PCI Express 总线...开发基于 LabView 的软件程序,设计图 型界面实现信号采集卡进行 A/D 转换、D/... 　基于PCI+Express总线的高... 6页 1下载券 基于PCI...基于PCI总线的数据采集卡... 101页 免费P...外围设备及板卡,其性能优越, 处理能力、传输速度都... 　研究高速模拟信号调理、连续实时采集技术; 研究多路并行采集技术; 研究多路数据硬件回放技术; 研究基于 PCI Express 总线的采集卡实现。 -2- 4 研究方案及进度安排... 　基于PCI+Express总线的数... 75页 1下载券 PCI-Express总线的接口电... 11...总线从图形数据传输中解放出来,从而使得图形显卡和其他系统设备都能获得 充足的...