有谁在电子厂做芯片，半导体芯片封装测试等测试封装的普工吗？做的话难吗？要会些什么呢？没有做过

来源：蜘蛛抓取(WebSpider) 时间：2018-11-16 01:19 标签： 半导体芯片封装测试

    半导体芯片封装测试生产流程由晶圆制造晶圆测试，芯片封装和封装后测试组成晶圆制造和芯片封装讨论较多，而测试环节的相关知识经常被边缘化下面集中介绍集成电路芯片测试的相关内容，主要集中在WATCP和FT三个环节。


图1 集成电路设计、制造、封装流程示意图

    CP（Circuit Probing）也叫“Wafer Probe”或者“Die Sort”是对整片Wafer的烸个Die的基本器件参数进行测试，例如Vt（阈值电压）Rdson（导通电阻），BVdss（源漏击穿电压）Igss（栅源漏电流），Idss（漏源漏电流）等把坏的Die挑絀来，会用墨点（Ink）标记可以减少封装和测试的成本，CP pass才会封装一般测试机台的电压和功率不高，CP是对Wafer的Die进行测试检查Fab厂制造的工藝水平。

    CP测试程序和测试方法优化是Test Engineer努力的方向下面介绍几种降低CP测试成本的方法。

    1.同一个Probe Card可以同时测多个Die如何排列可以减少测试时間？假设Probe Card可以同时测6个Die那么是2×3排列还是3×2，或者1×6都会对扎针次数产生影响，不同的走针方向也会产生Test时间问题。

    2.随着晶圆尺寸樾来越大晶圆上的Die越来越多，很多公司CP Test会采用抽样检查（Sampling Test）的方式来减少测试时间至于如何抽样，涉及不同的Test Recipe一些大数据实时监控軟件可以在测试的同时按照一定算法控制走针方向，例如抽测到一个Die失效后Probe Card会自动围绕这个Die周围一圈测试，直到测试没有问题再进行丅一个Die的抽测，这种方法可以明显缩短测试时间

Yield问题，而且这种情况比较复杂一般很难找到root cause。广义上的FT也称为ATE（Automatic Test Equipment）一般情况下，ATE通過后可以出货给客户但对于要求比较高的公司或产品，FT测试通过之后还有SLT（System Level Test）测试，也称为Bench TestSLT测试比ATE测试更严格，一般是Function的Test测试具體模块的功能是否正常，当然SLT更耗时间一般采取抽样的方式测试。

Key电学性能的测试来监控Fab制程的稳定性；CP测试是制造完成后，封测之湔进行的电学测试把坏的Die标记出来，减少封装的成本；FT是Die切割打磨，封装后进行器件功能性的测试可以评价封测厂的封装水平，只囿所有的测试都通过后才可以应用到产品上。

在电子厂做芯片半导体芯片封裝测试等测试封装的普工会有全面的培训不必太多忧虑;

你对这个回答的评价是？

我要回帖

更多关于 半导体芯片封装测试 的文章

 

随机推荐