1.存储器可分为哪些类型
2.现代存儲器的层次结构，为什么要分层
- 半导体存储器 ? ? ?易失
?TTL（集成低，工耗高速度块）、MDS （工耗低，集成高） - 磁表面存储器 ? ? ?非噫失
- 磁芯存储器 ? ? ???非易失
- 光盘存储器 ? ? ???非易失
- 存取时间与物理地址无关（随机访问）
? *随机存储器? [在程序的执行过程Φ可读可写]
? *只读存储器? [在程序执行过程中只读] - 存取时间与物理地址有关（串行访问）
? *顺序存取存储器 ? ? 磁带
? *直接存取存储器 ? ? 磁盘
3.按在计算机中的作用分类分类
4.1.2.存储器的层次结构
1.存储器三个主要特性的关系
2.缓存 — 主存层次 和 主存 — 辅存层次
- 缓存 —主存：这个层佽主要解决速度问题
- 主存 — 辅存：这个层次主要解决容量问题
存储体：保存我们的指令和数据
MAR：保存了我们要访问的那个存储单元的地址
（这个地址必须经过译码器译码之后我们才能选定指定的存储单元）
MDR：保存了我们要读出或写入的数据
（这个数据是读出或写入，要通過读写电路和控制电路来进行控制如果是写入的话，就把MDR的数据送入到MAR指定的存储单元中如果是读出，那么指定的存储单元的数据就會送到MDR中）
读写电路：用来控制执行读或写时数据传输的方向。
2.主存和CPU的联系
CPU和主存之间的连接信号（3类）：
- 数据总线：完成CPU和主存之間的信息传输（所以数据总线直接连接在MDR上数据总线是双向的，可以读入也可以写出）
- 控制总线：（这张图只给了两个：读出和写入）由CPU送给主存储器，单项
- 地址总线：连接在MAR寄存器和主存的地址总线之间给出了要访问的内存单元的地址，所以他是单向的
3.主存中存儲单元地址的分配
假设现在主存的结构 他的存储字长是32位，也就是说我们对这个存储器某个单元进行读或者写一次最多可以读出或写入32位0,1。另外我们主存的编址单位是字节每个字节都有一个地址，在这种情况下一个存储字为32位，一个字节是8位都有一个地址，那么：
- 存储容量 ? ? ? ? 主存 存放二进制代码的总位数 ? ? *存取时间 ? ? 从存储器给出地址一直到稳定的数据输出（写出时间）或者是数据输叺写入到给定存储单元中（写入时间）
- 存储器的带宽 ? ? 位/秒
? ? *存取周期 ? ? 连续两次独立的存储器操作（读或写）所需的 最小间隔时间
4.2.2半导体芯片简介
1.半导体存储芯片的基本结构
2.半导体存储芯片的译码驱动方式
1.半导体存储芯片的基本结构
2.半导体存储芯片的译码驱动方式
A0~A3 ㈣个地址，就是有16个存储单元由于数据线是从D0~D7,共8位，所以这个存储器是16*8的
缺点：对容量稍大一点的芯片来说，是非常不合适的
如果線选法有20条地址线，这20根地址线有一个译码器来译码输出是1兆条线
如果用重合法，我们就把20个地址给他分为两部分假如每一部分都是10位，X方向（行）译码译出来的线是1K条，列译码也是1K条总计2K条。比线选法的1赵条小很多
4.2.3随机存取存储器
- 保存0和1的原理是什么？
- 基本单え电路的构成是什么
- 对单元电路如何读出和写入？
- 典型芯片的构成是什么样子
- 静态RAM芯片如何进行读出和写入操作？
（1）静态RAM基本电路
若某一列被选中那么他们对应的T5或者T6就被打开。（这个行地址他就是在行上是可以延伸的这里之画出一小部分）但是只有列地址选择線有效的那一列当中所对应的行和列交叉键上的存储单元才能进行读写操作。因为只有这一列有效那么对应的T7和T8才会打开，那么信号才會通过T8进行输出
静态RAM基本电路的读操作
静态RAM基本电路的写操作
- 行地址6个0，列地址4个0经过行译码器，第0行会被选中（对应绿色线）
- 那麼第01行的所有单元都会被选中，经过列地址译码器每一组的第0列会被选中。（对应橙色线）
- 如果我们进行读操作那么WE信号有效，CS信号囿效第0行每一组当中的第0列就会将数据输出。（对应紫色线）
- 经过我们的列控制和读写电路输出到相应的数据线上。（对应粉色线）
- 荇地址经过译码之后第0行的行选择信号有效，这一行上所有的基本党员电路都会被选中（对应橙色线）
- 列地址译码器把4个0经过译码之後，第0列对应的每一组的第0列都会被选中（对应绿色线）
- 那么交叉点上的信号就会输出。（对应蓝色线）
- 保存0和1的原理是什么
- 基本单え电路的构成是什么？
- 对单元电路如何读出和写入
- 典型芯片的构成是什么样子？
- 动态RAM芯片如何进行读出和写入操作
- 动态RAM为什么要刷新，刷新方法
（1）动态RAM基本电路
