单片机(教材)第二章 东北大学石亚和老师版-博泰典藏网
典藏文档　篇篇精品
单片机(教材)第二章 东北大学石亚和老师版
导读：第二章89C51单片机的结构和原理，ATMEL、PHLIPS和SST等公司生产的8位单片机89C51与80C51兼容，给单片机系统的开发应用带来很大方便，2.189C51单片机内部结构及特点2.1.1基本组成，单片机是在一块硅片上集成了CPU、RAM、ROM、定时器/计数器、并行I/O接口，89C51单片机包含下列部件：1.一个MCS-51内核的8位微处理器（CPU），用于实现单片机之间或单片第二章 89C51单片机的结构和原理ATMEL、PHLIPS和SST等公司生产的8位单片机89C51与80C51兼容，具有低功耗高性能的特点，特别是在内部增加了闪速存储器Flash
ROM，给单片机系统的开发应用带来很大方便，近年来得到非常广泛的应用。本章以AT89C51为基础，详细介绍芯片的内部硬件资源、各功能部件的结构和原理。2.1
89C51单片机内部结构及特点
2.1.1 基本组成单片机是在一块硅片上集成了CPU、RAM、ROM、定时器/计数器、并行I/O接口、串行接口
等基本功能部件的大规模集成电路，又称为MCU。89C51单片机包含下列部件：
1. 一个MCS-51内核的8位微处理器（CPU）；
2. 一个片内振荡器及时钟电路，最高允许振荡频率为24MHz；
3. 4KB程序存储器ROM，用于存放程序代码、数据或表格；4. 128字节数据存储器RAM，用于存放随机数据，变量、中间结果等；5. 4个8位并行I/O接口P0-P3，每个口都可以输入或输出；6. 2个16位定时器/计数器，每个定时器/计数器都可以设置成定时器方式或者计数器方式；
7. 1个全双工串行口，用于实现单片机之间或单片机与PC机之间的串行通讯；
8. 5个中断源、2个中断优先级的中断控制系统；9. 1个布尔处理机（位处理器），支持位变量的算术逻辑操作；
10. 21个特殊功能寄存器SFR（或称专用寄存器），用于控制内部各功能部件；
对外具有64KB的程序存储器和数据存储器寻址能力，支持111种汇编语言指令。
89C51单片机的内部结构如图2.1所示，其内部各硬件模块之间由内部总线相连接。基准时钟源外部脉冲输入外部中断控制串行通信 图2.1
MCS-89C51单片机的结构框图上图中，存储器容量和定时器/计数器数量随子型号的不同而有变化，见表2.1。89C51是一种低功耗、低电压、高性能的8位单片机。它采用了CMOS工艺和高密度非易失存储器技术，而且其引脚和指令都与MCS-51系列单片机兼容。片内的Flash ROM可反复擦写1000次以上，非常适合于单片机产品的开发，可方便地应用于各种检测和控制领域。2.1.2 内部结构89C51单片机内部结构如图2.2所示。 图2.2
89C51单片机内部结构一个完整的计算机应该由中央处理单元CPU（运算器和控制器）、存储器（ROM和RAM）、和I/O接口组成。89C51的各部分功能简述如下：1. 中央处理单元CPUCPU是单片机的核心，由运算器和控制器组成，负责单片机的运算和控制。
（1）运算器ALU运算器包括一个可进行8位二进制数的算数和逻辑运算单元ALU，暂存器1、暂存器2，8位的累加器ACC，寄存器B和程序状态字PSW等。算数运算是指加、减、乘、除四则运算，运算时按从右到左的次序，并关注位与位之间的进位或借位；逻辑运算是指与、或、非、异或、求反、移位等操作，运算时按位进行，但各位之间无关联。ALU：可对4位（半字节）、8位（单字节）和16位（双字节）数据进行操作，能执行加、减、乘、除、加1、减1、BCD数的十进制调整及比较等算术运算和与、或、异或、求补及循环移位等逻辑操作。累加器：累加器ACC是使用最频繁的一个专用寄存器。在算数和逻辑运算中，经常使用累加器做为一个操作数，并且保存运算结果。在某些操作中，必须要有累加器的参与，比如对外部数据存储器的操作等。程序状态字：写为PSW，8位，用来指示指令执行后的状态信息，相当于一般微处理器的状态寄存器。PSW中的各位状态供程序查询和判断使用，可构成程序的分支和转移。寄存器B：8位寄存器，直接支持8位的乘除法运算，作为一个参与运算的操作数，并保存部分运算结果。当不做乘除法时，也可做通用寄存器。另外，89C51单片机中还有一个布尔处理器，即位处理器，它以程序状态字中最高位C（即进位位）作为位累加器，专门用来进行位操作。能对可位寻址的空间地址进行置位、清零、取反、测试、位传送，位逻辑运算等操作。
（2）控制器控制器包括程序计数器PC、指令寄存器IR、指令译码器ID、振荡器及定时电路等。
程序计数器PC：由两个8位计数器PCH和PCL组成。该寄存器中总是存放下一条要执行的指令的地址，改变PC的内容就可以改变程序执行的走向。程序计数器对使用者来说是不可见的，也没有指令可以对PC进行赋值。单片机复位时，PC的初始值是0000H，因此第一条指令应该放置在0000H单元。执行对外部存储器或I/O接口操作时，PC的内容低8位从P0口输出，高8位从P2口输出。既然不能用指令给PC赋值，那么它是如何运行的呢？在顺序执行指令时，每读取一个指令字节，PC就自动加1；而当响应中断、调用子程序和跳转时，PC的值要按一定规律变动，由系统硬件自动完成。指令寄存器IR和指令译码器ID：指令寄存器用于存放指令代码。CPU执行指令时，从程序存储器中读出的指令代码被送入指令寄存器，经指令译码器译码后由定时与控制电路发出相应的控制信号，完成指令功能。振荡器及定时电路：89C51单片机内部有振荡电路，只需外接石英晶体和频率微调电容（2个30pF左右的小电容），频率范围为0-24MHz。该脉冲信号就是89C51工作的基本节拍，即时间的最小单位。2. 存储器89C51单片机芯片上有两种存储器，一种是可编程、可电擦除的程序存储器，称为Flash ROM；另一种是随机存储器RAM，可读可写，断电后RAM内容也会丢失。⑴ 程序存储器（Flash ROM）89C51片内程序存储器容量为4KB，地址范围是0000H-0FFFH，用于存放程序和表格常数。 ⑵ 数据存储器（RAM）89C51片内数据存储器容量为128字节，使用8位地址表达，范围是00H-7FH，用于存放中间结果、数据暂存和数据缓冲等。在这128字节的RAM中，有32字节可指定为工作寄存器。这和一般微处理器不同，89C51的片内RAM与工作寄存器都安排在一个队列里统一编址。从图2.2中可以看到，89C51内部还有SP、DPTR、PSW、IE等许多特殊功能寄存器，简??称为SFR（Special Function Register），这些SFR（共21个）的地址紧随128字节片内RAM之?后，离散地分布在80H-0FFH地址范围内。高128字节中有许多地址单元在物理上是不存在的，对它们进行读操作会得到不可预期的结果。3. I/O接口 ?89C51有4个与外部交换信息的8位并行I/O接口，即P0-P3。它们都是准双向端口，每个端口有8条I/O线，都可以输入或输出。这4个口都有端口锁存器地址，它们属于SFR。?2.2 89C51单片机引脚及功能?89C51单片机有40引脚双列直插方式（DIP）和44引脚方形封装方式，以40引脚的比较常见。图2.3 给出了DIP方式的89C51单片机引脚配置图，引脚说明表见附录。?P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VsDRXD/P3.0TXD/P3.1T0/P3.4T1/P3.5XTAL1XTAL2VSS数据地P0端口址总线地址P2端口总线双功能P3端口口 图2.3
MCS-89C51单片机引脚配置图上图中，左侧为按引脚排列的实际芯片配置情况，右侧为按逻辑分类的示意图。一般习惯上，若给出芯片豁口，则表示引脚是按实际情况排列；若无芯片豁口，则表示是按功能逻辑排列。在电路设计中经常使用右侧的方式来进行原理图设计，可使原理图更清晰明确。89C51单片机的40个引脚可大致分为3大类： 1. 电源、地和外接晶体引脚
VCC：芯片电源，为+5VVSS：接地端XTAL2：接外部晶体的一端。在单片机内部，它是振荡电路反相放大器的输出端，振荡电路的频率就是晶体的固有频率。当采用外部时钟电路时，该引脚悬空。当单片机内部振荡电路正常工作时，可从这个引脚探查到振荡脉冲信号。XTAL1：接外部晶体的另一端。在单片机内部，它是振荡电路反相放大器的输入端。当采用外部时钟信号时，外部脉冲从该引脚输入。2. 输入输出（I/O）引脚共4个8位并行I/O口，分别命名为P0、P1、P2、P3。 P0口（P0.0-P0.7）：P0口是漏极开路的8位准双向I/O端口。输出时，每位能驱动8个TTL负载。做为输入口使用时，要先向口锁存器写入全“1”，可实现高阻输入。这就是准双向的含义。在CPU访问片外存储器时，P0口分时提供低8位地址和做为8位双向数据总线。当做为地址/数据总线时，P0口不再具有I/O口特征，此时P0口内部上拉电阻有效，不是开漏输出。 P1口（P1.0-P1.7）：P1口是带有内部上拉电阻的8位准双向I/O口。P1口的输出缓冲器能驱动4个TTL负载。P2口（P2.0-P2.7）：P2口是带有内部上拉电阻的8位准双向I/O口。P2口的输出缓冲器可驱动4个TTL负载。在访问外部程序存储器或16位地址的外部数据存储器（如执行MOVX
@DPTR指令）时，P2口送出高8位地址。在访问8位地址的外部数据存储器（如执行MOVX @R0指令）时，P2口引脚上的内容（即P2口锁存器的内容）在访问期间保持不变。P3口（P3.0-P3.7）：P3口是带有内部上拉电阻的8位准双向口。P3口的输出缓冲器可驱动4个TTL负载。在89C51中，P3口还有一些复用功能，见第2.4.4小节。3. 控制信号引脚这类信号比较杂乱，但非常重要，它们是：ALE：地址锁存允许信号，下降沿有效，输出。当89C51上电复位正常工作后，ALE引脚不断输出正脉冲信号，大致是每个机器周期2个脉冲。CPU访问片外存储器时，ALE信号用于从P0口分离和锁存低8位地址信息，其输出脉冲的下跳沿用作低8位地址的锁存信号。平时不访问片外存储器时，ALE引脚以振荡频率的1/6输出固定脉冲。但是当访问外部数据存储器时（即执行MOVX类指令），ALE脉冲会有缺失，因此不宜用ALE引脚做为精确定时脉冲。ALE端能驱动8个TTL负载。用示波器检测该引脚是否有脉冲输出，可大致判断单片机是否正常工作。RESET：复位信号，高电平有效，输入。当这个引脚维持2个机器周期的高电平时，单片机就能完成复位操作。/PSEN：程序存储器读选通，低电平有效，输出。当89C51从片外程序存储器取指令时，每个机器周期/PSEN两次有效。/PSEN引脚也能驱动8个TTL负载。/EA：片内外程序存储器选择控制端，输入。当/EA接高电平时，CPU先访问片内程序存储器，当程序计数器PC的值超过4KB范围时自动转去执行片外程序存储器的程序。当/EA端接地时，CPU只访问片外ROM，而不论是否有片内程序存储器。2.3存储器结构和配置89C51单片机的存储器结构与传统计算机不同。一般微机不区分ROM和RAM，而把它们统一安排在同一个物理和逻辑空间内。CPU访问存储器时，一个地址对应唯一的一个存储器单元，所使用的指令也相同，但控制信号不同。另外对I/O端口采用独立的译码结构和操作指令。这种配置方法称为普林斯顿结构，PC机上采用这种方式。89C51单片机的存储器在物理结构上分为程序存储器空间和数据存储器空间，共有4个空间：片内程序存储器和片外程序存储器空间以及片内数据存储器和片外数据存储器空间。这种两类存储器分开的形式称为哈佛结构。需要注意的是，I/O端口地址也包含在片外数据存储器空间范围之内。从编程者的角度看，89C51单片机存储器地址分为以下三种：* 片内外统一编址的64K程序存储器空间，16位地址，地址范围0000H-0FFFFH； * 片外64K数据存储器地址空间（含I/O端口），16位，地址范围0000H-0FFFFH；* 片内数据存储器地址空间，8位，地址范围00H-7FH，容量为128字节。此外，89C51单片机的专用寄存器共有21个，它们离散地分布在片内RAM地址的高128字节区间。如果子型号有256字节片内RAM，则用不同的寻址方式来区别高128字节RAM和专用寄存器。89C51单片机的存储器空间配置如图2.4所示。 程序存储器空间数据存储器空间 图2.4
89C51单片机的存储器空间配置上图的几点说明：1. 对于片内无ROM的子型号如8031，应将/EA引脚接地，程序存储器全部存放在片外ROM，地址空间为0000H-FFFFH；对于片内带有flash的子型号如89C51，应将/EA端接高电平，系统先执行片内的4K程序，再转去执行片外的最多60kB程序。2． 关于数据存储器，片内部分有128字节和256字节之分。52子系列的片内RAM是256字节，其高128字节的地址与专用寄存器的地址空间重叠，这时要用指令的不同类型来分别寻址：对专用寄存器，只能用直接寻址方式；对高128字节RAM，只能用寄存器间接寻址方式。另外，还需要注意到，片外64K数据存储器空间还包含I/O端口地址在内。显然，对单片机来说，I/O端口数的理论上限可以是64K个。3. 对于程序存储器，片内和片外两部分在物理上是分离的，逻辑上是统一的。所谓逻辑上统一，是指它们的地址是连续安排的，片内部分为0000H-0FFFH，片外部分紧接着为1000H-0FFFFH，是一个统一的整体空间；而对于数据存储器，片内和片外两部分在物理上和逻辑上都是分开的。片内128字节的地址为00-7FH，片外部分是0000H-0FFFFH。可以看到，这些地址空间有重叠的部分，那么如何区分这3个不同的地址空间呢？89C51的指令系统设计了不同的数据传送指令：CPU访问程序存储器时使用MOVC型指令，访问片外RAM（以及I/O端口）时使用MOVX型指令，而访问片内RAM时使用MOV型指令。执行不同指令时，CPU会发出不同的控制信号：访问片外ROM时发出/PSEN信号，访问片外RAM或I/O时发出/RD或/WR信号，访问片内RAM时，不发出外部控制信号。2.3.1程序存储器空间89C51单片机存储器地址空间分为程序存储器（64KB ROM）和数据存储器（64KB RAM）。程序存储器用于存放程序和表格常数，通过16位程序计数器寻址，寻址能力为64KB。执行指令时可以在64KB空间内任意跳转，但不能跳转到数据存储器空间。程序存储器是非易失性的，程序一旦写入，不会因停电而丢失。89C51片内的闪速程序存储器（Flash ROM）容量为4KB，地址范围是0000H-0FFFH；片外包含总结汇报、农林牧渔、高中教育、经管营销、工程科技、求职职场、自然科学、出国留学、表格模板、高等教育以及单片机(教材)第二章 东北大学石亚和老师版等内容。本文共4页
相关内容搜索单片机2-1二,一,帮助,单片机21,单片机,21单片机,单片机原理,反馈意见
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口 上传我的文档
 下载
 收藏
该文档贡献者很忙，什么也没留下。
 下载此文档
正在努力加载中...
第三章MCS单片机的结构和原理
下载积分：1000
内容提示：第三章MCS单片机的结构和原理
文档格式：PPT|
浏览次数：0|
上传日期： 18:59:03|
文档星级：
该用户还上传了这些文档
第三章MCS单片机的结构和原理
官方公共微信 上传我的文档
 下载
 收藏
该文档贡献者很忙，什么也没留下。
 下载此文档
正在努力加载中...
第2章_89C51单片机硬件结构和原理(BH)
下载积分：840
内容提示：第2章_89C51单片机硬件结构和原理(BH)
文档格式：PPT|
浏览次数：0|
上传日期： 01:23:00|
文档星级：
该用户还上传了这些文档
第2章_89C51单片机硬件结构和原理(BH)
官方公共微信AT89S51单片机的时钟频率是不是与外接的石英晶体的频率相同？_百度知道
AT89S51单片机的时钟频率是不是与外接的石英晶体的频率相同？
书上说采用12MHz石英晶体时，AT89S51单片机的时钟频率为6MHz。这么说单片机内部电路还要对振荡脉冲进行分频？是不是所有的51内核的单片机都是这样？那AVR单片机的时钟频率是否与外接石英晶体的频率相同？
提问者采纳
每种单片机都不太一样。1、标准型51内核的单片机，比如AT89S51/52这类，都是以晶振频率的一半作为时钟频率，内部在设置的时候就固定好了，两个晶振周期合成一个时钟周期，分为前后2拍。2、改进型51内核单片机，就不这样了，有双倍频，三倍频，四倍频，6倍频，最高的就是STC这类，12倍频。楼上一位朋友说的对，这个是靠软件设置的，在烧写时完成。所以在回答51单片机的时候，一定要标注型号或者厂商，甚至是要注明设置，否则会有多种答案。3、AVR单片机时钟频率也有多种，可以由外部晶振决定，比如ATmega16A可以高到16MHz，低频率型号ATmega16L最高是8MHz。也可以内部RC振荡器决定，在烧写软件时设置（熔丝烧写时配置，由CKSEL和SUT两个参数配置），可有1M，2M，4M，8M等多种。所以，AVR单片机的时钟频率严格的说也不一样跟外部晶振一致，你完全可以外面配8MHz晶振，实际使用内部1MHz振荡信号，我在学习时就这么做过，当时是试验。
提问者评价
来自团队：
其他类似问题
为您推荐：
其他3条回答
标准51单片机是固定12分频的，也就是说你用12兆晶振分频后是1兆的执行速度。现在更多的单片机可以调整晶体分频，比如设成二分频，12兆就是6兆的速度。有的可达128分频的，频率低功耗低，这也是常用的功率控制方法。另外标准51有个时钟输出脚，ale，它输出的是二分频的信号，不过它在操作外部存储器时会丢失一个周期时钟
普通51单片机的时钟电路都是外部时钟通过二分频触发器后供内部使用的。这样可以对外部时钟的占空比不做要求，只要满足最小高电平持续时间最大低电平持续时间的要求即可像STC系列增强型51单片机有单周期指令模式，他就是不分频的
每种51单片机都不一样，像stc的15系列单片机，它不需要外加晶振，在下载的时候就可以直接选择晶振，它内部配置。
石英晶体的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁