急！！！用一片四位全面加器芯74LS283设计一个功能，当输入码>9时，别克英朗gt保养指示灯灯闪亮。

来源：蜘蛛抓取(WebSpider) 时间：2014-06-10 06:16 标签： 大台风gt做芯
深圳大学实验报告数字逻辑全加器_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
深圳大学实验报告数字逻辑全加器
阅读已结束，如果下载本文需要使用
想免费下载本文？
你可能喜欢第三章 组合逻辑电路的分析和设计
】 浏览:98次
&第三章& 组合逻辑电路的分析和设计例题
3.1 组合逻辑电路
3.2 门级组合电路的分析和设计
例3.2.1： 试分析如下图所示逻辑电路的逻辑功能，要求写出表达式，列出真值表。
解：（1）从给出的逻辑图，由输入向输出的电路关系，写出各逻辑门的输出表达式：
（2）进行逻辑变换和化简：
（3）写出真值表如下表所示。
（4）由表达式和真值表可知：此逻辑电路实现的逻辑功能是&异或&运算。
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& 真值表
例3.2.2：设计一个用来判别一位十进制数的8421BCD码是否大于5的电路。如果输入值大于或等于5时，电路输出为1；当输入小于5时，电路输出为0。注意：一位十进制数在数字电路中用四位二进制数表示。十进制数X与四位二进制数ABCD的关系是X=8A+4B+2C+D，该电路用于实现十进制数的四舍五入运算。
第一步：根据题意列出真值表。
由于8421BCD码每一位数都是由四位二进制数组成，且其有效编码为，而是不可能出现的，故在真值表中当做任意项d来处理。其真值表如下表所示。
输入对应的8421BCD码
第二步：根据真值表写出其最小项表达式。
由于下图所示的卡诺图不难化简得到最简&与一或&表达式，并写出其与非的表达式分别为：
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
第三步：根据简化的与非表达式画出如图所示的逻辑电路图。
3.4 编码器和译码器
例3.4.1：试用译码器和门电路实现逻辑函数
解：（1）根据逻辑函数选用译码器。
由于逻辑函数Y中有A、B、C三个变量，故应选用3线一8线译码器CT74LS138。
其输出为低电平有效，故选用与非门
（2）写出标准与&或表达式为：
&&&&&&&&&&&&&&&&&&&&&&
&& （3）将逻辑函数Y和CT74LS138的输出表达式进行比较。
设A＝A2、B＝A1、C＝A0，比较得
（4）电路图
例3.4.2：试用译码器设计一个一位全加器。它能将两个二进制数及来自低位的进位进行相加，并产生和数与进位数。
解：（1）分析设计要求，列出真值表。
设在第i位的两个二进制数相加，设被加数为Ai ，加数为Bi ，来自低位的进位数为Ci-1 。
输出本位和为Si ，向高位的进位数为Ci 。
&& （2）根据真值表写输出逻辑函数为：
选择译码器。
全加器有三个输入信号Ai 、Bi 、Ci-1 ，有两个输出信号Si 、Ci 。
因此选用3线一8线译码器CT4LS138和两个与非门。
将Si 、Ci 式和CT74LS138的输出表达式进行比较。
设Ai＝B2、Bi＝A1、Ci-1＝A0 ，比较后得：
&&&&&&&&&&&&&&
3.5 多路选择器和多路分配器
例3.5.2&用数据选择器实现三变量多数表决器。
解:利用8选1数据选择器CC74C151芯片实现该功能。其逻辑表达式为:
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
3.6 加法器和比较器
例3.6.1画出用半加器构成全加器的逻辑电路图。
[解] (1) 功能电路分析&
半加器的逻辑表达式为
全加器的逻辑表达式为
(2) 用半加器设计全加器的逻辑电路
用两个半加器与一个或门设计的1位全加器电路见图解3.13。
3.7 基于MSI组合逻辑电路的分析
3.8 基于MSI组合逻辑电路的设计
例3.8.1试选择MSI器件，设计一个将余三码转换成8421码的电路。
[解](1)规定逻辑变量
由于余三码与8421 BCD码总是相差0011。因此，将余三码A3A2A1A0作为输入，8421BCD码L3L2L1L0作为输出。
[方法1]用全加器实现
(2) 写出逻辑关系式
L3L2L1L0=A3A2A1A0－0011&&&&&&&&&&&&&&&&&&
由于没有学过4位全减器，需要把上式改成加法，由于减去一个二进制正数等于加上一个它的补码（按位求反再加1），0011的补码是1101。
(3) 电路实现
输出为输入加上一个常数，自然用加法器实现最简单。将4位二进制全加器74LS283的一组输入端A3~A0接余三码输入，另一组输入端B3~B0接二进制数1101，则输出S3~S0即为8421 BCD码。画逻辑电路如图解3.14所示。
由于&减去一个二进制正数等于加上一个它的补码&这部分内容教材里不一定介绍。本题也可用方法2实现。
[方法2]用译码器实现
(2) 写出逻辑关系式
由于余三码与8421码对应关系见表解3.14。逻辑表达式如下
(3) 电路实现
4-16线译码器74154的输出端为低电平有效，将余三码A3A2A1A0接译码器地址输入端A3A2A1A0，输出端用与非门电路即可实现电路的逻辑功能（电路图略）。
3.9 组合逻辑电路中的竞争与冒险
例3.9.1：试判断如图所示逻辑电路是否存在冒险。全加器的应用_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者
评价文档：
全加器的应用
大小：835.00KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢(青岛大学)数字电路实验课件
1 (组合逻辑设计)_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者
评价文档：
(青岛大学)数字电路实验课件
1 (组合逻辑设计)
青​岛​大​学​ ​电​气​信​息​类​大​专​业​ ​ ​内​部​资​料
大小：15.87MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢设计一个一位十进制加减法++数字电路课程设计报告_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
设计一个一位十进制加减法++数字电路课程设计报告
设​计​一​个​一​位​十​进​制​加​减​法​+​+​数​字​电​路​课​程​设​计​报​告
阅读已结束，如果下载本文需要使用
想免费下载本文？
你可能喜欢

我要回帖

更多关于 大台风gt做芯 的文章

 

随机推荐