摘 要：近年来随着无线通信系统的迅猛发展和CMOS工艺的不断进步，对CMOS 无线射频收发机要求越来越高。低成本、小型" />
免费阅读期刊
论文发表、论文指导
周一至周五
9：00&22：00
基于标准CMOS工艺压控振荡器(VCO)设计
&&&&&&本期共收录文章20篇
　　摘 要：近年来随着无线通信系统的迅猛发展和CMOS工艺的不断进步，对CMOS 无线射频收发机要求越来越高。低成本、小型化、宽频带、低噪声、更高的工作频段是未来射频收发机设计所要努力的方向。 中国论文网 /8/view-6248823.htm　　压控振荡器（voltage-controlled oscillator， VCO）作为频率综合器的关键组成部分，对频率综合器的频率覆盖范围、相位噪声、功耗等重要性能都有直接影响，文章经过对VCO性能参数的分析，介绍了一些压控振荡器性能优化方法。 　　关键词：振荡器 施密特触发器 环形振荡器 CSA 　　中图分类号：TD61 文献标识码：A 文章编号：（2014）01（b）-0123-02 　　压控振荡器（voltage-controlled oscillator， VCO）是一种以电压输入来控制振荡频率的电子振荡电路，是现代无线电通信系统的重要组成部分。在当今集成电路向尺寸更小、频率更高、功耗更少、价格更低发展的趋势下，应用标准工艺设计生产高性能的压控振荡器已是射频集成电路中的一个重要课题。尤其在通信系统电路中，压控振荡器（VCO）是其关键部件，可以毫不夸张地说在电子通信技术领域，VCO几乎与电流源和运放具有同等重要地位。 　　1 压控振荡器（VCO）原理 　　1.1 概述 　　压控振荡器是在振荡器的基础上引入控制端，实现电压控制振荡频率的功能。振荡器是通过自激方式把直流电能变换为交流电能的一种电子线路。构成VCO的第一步，是实现一个振荡器，然后添加一个中间级使输入电压可以控制振荡频率（但在有些情况，控制信号可能为电流）。人们通常把压控振荡器称为调频器，用以产生调频信号。 　　1.2 压控振荡器基本架构和原理 　　压控振荡器主要有环形振荡器和负阻型振荡器两种结构，环形振荡器具有线性度好，功耗小，成本低，易于集成，调节范围宽，结构简单易于实现等优点，因此在时钟类型的应用和低中频通信系统中得到了广泛的应用。一般振荡频率在1GHz以下时，电路会采用环形结构，振荡频率高于1GHz时，负阻型压控振荡器是主流结构。 　　1.3 VCO性能指标 　　VCO是一个电压/频率转换电路，在环路中作为被控振荡器，它的输出频率应随控制电压线性地变化。一个理想的VCO其输出频率和输入频率的关系为： 　　ωout=ω0+KVCOVcont （1） 　　式中，ω0为控制电压Vcont为零时的振荡器的固定频率；KVCO为VCO的增益或灵敏度。 　　可以推导出VCO的传输函数： 　　（2） 　　由式（2）可以得出，当VCO被放在锁相环中时，其输出经分频器后接到鉴相器的输入，对鉴相器输出起作用的不是其频率，而是相位。所以在锁相环中VCO通常被看作输入为控制电压，输出为相位的系统。 　　2 振荡器结构的选择 　　2.1 作为反馈系统的振荡器 　　该模型的闭环传输函数可以写成： 　　（3） 　　注意到若环路增益印βH（s=jω0）=-1。因此，电路可以放大其自身在频率范围的噪声。理论上，该频率上的振幅可以为无穷大。而事实上，较大的振幅降低了环路增益βH（s=jω0），最终使得振荡器在某一个振幅上建立起稳态的振荡。上述条件就是“巴克豪森准则”即式4、5所示： 　　（4） 　　（5） 　　2.2 环型振荡器 　　一个环型振荡器至少包含三个增益级，每一增益级引入一个附加的极点，因而在闭环传输函数中引入一个90度的相移。这样，当arg（βH（jω0））=-1800时才可能有βH（jω0）的绝对值大于1，从而满足巴克豪森准则。环型振荡器等效反馈模型如图1所示。 　　然而，环型振荡器无须使用任何诸如电感和电容之类的无源器件这一主要优点也是其主要缺点：由于没有通过滤波过程来对输出信号进行噪声整形，因此与LC振荡器相比，环型振荡器通常都表现出很差的相位噪声性能。环型振荡器主要用于诸如串行数据通信的时钟恢复，或者片上时钟分配，而对于射频应用场合则通常需要一种比环型振荡器所能提供的相位噪声性能更好的振荡器。 　　3 环形压控振荡器的电路选择 　　本文中选用的是CSA（Current Steering Amplifier）型压控振荡器即电流控制放大器环形振荡器，因为这种三级环形振荡结构简单，可以降低设计和维护的难度。另外本设计中的频率也不是很高，CSA结构的VCO足以满足性能要求。如果要提供振荡频率，只要提高每级的电流即可，当然功耗也会随之增加。前面部分的电路为电压电流转换电路，为了让电路更简单，且容易设计，本文去掉这部分电路，直接给后面的三级环形振荡器的PMOS管加偏置电压，使其产生偏置电流来调节频率。 　　4 优化后的整体电路 　　通过对施密特触发器电路的调试，我们得到了标准的方波输出，为了优化电路，CSV结构的VCO电路与施密特触发器电路连接起来进行整体调试。 　　对于施密特触发器有： 　　（6） 　　（7） 　　其中VT+称为正向阈值电压，VT-称为负向阈值电压，对于给定的R1/R2，VT+、VT-具有相同的变化趋势，即当VTH值变大时VT+、VT-也变大，则输出矩形波的高电平时间就会变小，占空比变小，反之则变大。故通过调节VTH可以改变占空比。 　　下面讨论VTH与反相器各管的宽长比的关系，由于VTH为反相器输出电压发生转换时的输入电压，所以当反相器的输入为VTH时，NMOS和PMOS都处于饱和的过渡状态，此时流入NMOS和PMOS的电流相等IDN=IDP。当输入电压VTH1略大于VTH时，则电路有使IDN>IDP的变化趋势，为了抵消这种趋势从新建立起两管都处于饱和区的状态，应降低NMOS的宽长比，使得IDN下降，最终使IDN=IDP，此时在输入电压为VTH1的情况下各管都处在饱和的中间状态，故VTH1为新的阈值电压值，所以得出结论是如果要使VTH增大可以降低NMOS的宽长比，反之则增大NMOS的宽长比。 　　经过反复的修改和仿真，最终我们确定了反相器中NMOS的宽长比为3 mm/0.35 mm，PMOS的宽长比为0.7/0.35。由网表进行模拟验证后，得到了最终优化后的输出波。 　　经过优化后输出频率约为625 MHz，输出摆幅约为1.75 V。频率和摆幅是符合设计要求，而且在增加了施密特波形转换电路后三级CSA输出波形VCO的输出由正弦波输出转换为方波，使VCO适用于更多电路中。就此我们得到了带施密特波形转换电路的三级CSA VCO电路。 　　本文探究了压控振荡器的基本原理和电路拓扑结构，并采用Chartered 0.35 mm N阱CMOS工艺设计了一个CSA结构的VCO，该结构的电路简单，工作频率高，控制电压与频率的转换关系线性度很好，频带宽。利用施密特波形转换电路对CSA结构的VCO进行优化，得到了输出频率约为625 MHz，输出摆幅约为1.75V的VCO电路。 　　参考文献 　　[1] 曹旭.宽带CMOS压控振荡器研究及设计[D].杭州电子科技大学，2013. 　　[2] 陈焱.全集成宽带CMOS压控振荡器的研究与设计[D].苏州大学，2009. 　　[3] 傅开红.基于CMOS工艺压控振荡器和低噪声放大器研究[D].杭州电子科技大学，2009.
转载请注明来源。原文地址：
【xzbu】郑重声明：本网站资源、信息来源于网络，完全免费共享，仅供学习和研究使用，版权和著作权归原作者所有，如有不愿意被转载的情况，请通知我们删除已转载的信息。
xzbu发布此信息目的在于传播更多信息，与本网站立场无关。xzbu不保证该信息（包括但不限于文字、数据及图表）准确性、真实性、完整性等。数字电子技术-第10章 波形发生_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者
评价文档：
数字电子技术-第10章 波形发生
脉​冲​波​形​的​产​生​与​变​换.​ ​施​密​特​触​发​器​：​主​要​用​以​将​非​矩​形​脉​冲​变​换​成​上​升​沿​和​下​降​沿​都​很​陡​峭​的​矩​形​脉​冲​;​
​
​ ​ .​ ​单​稳​态​触​发​器​：​主​要​用​以​将​脉​冲​宽​度​不​符​合​要​求​的​脉​冲​变​换​成​脉​冲​宽​度​符​合​要​求​的​矩​形​脉​冲​;​
​
​ ​ .​ ​多​谐​振​荡​器​：​产​生​矩​形​脉​冲​;​
​
​ ​ .​ 5定​时​器​。
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
大小：1.97MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
基于全差分环形振荡器的CMOS锁相环设计
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口73创新单级环形振荡器的研制
上亿文档资料，等你来发现
73创新单级环形振荡器的研制
ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ；创新单级环形振荡器的研制；彭杰，张峥，范涛，黄强，袁国顺；（中国科学院微电子研究所，北京１０００２９）；摘要：提出了一款创新的单级环形振荡电路；关键词：环形振荡器；单级；低功耗；交叉耦合；相移；文献标识码：Ａ；文章编号：１００３．３５３Ｘ（２００９）１１－１；ｔｚｍ；ＣＭＯＳ工艺制造二流片结果；ｄＢｃ／Ｈｚ＠１ＭＨｚ．；
ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ。１００３―３５３ｘ．２００９．１１．０２４创新单级环形振荡器的研制彭杰，张峥，范涛，黄强，袁国顺（中国科学院微电子研究所，北京１０００２９）摘要：提出了一款创新的单级环形振荡电路。该电路通过采用交叉耦合结构，制造额外的极点，使单级放大电路的相位交点总是发生在增益交点之前，此时根据巴克豪森准则，电路在环路相移为１８００时增益仍然大于１，因此电路可持续振荡。此外，为了验证该振荡器的实用性，设计了一款以该振荡器作为ＶＣＯ的可编程锁相环。电路采用标准Ｏ．５显示该电路最高能工作在１．００５ＧＨｚ，此时相位噪声达到一８１关键词：环形振荡器；单级；低功耗；交叉耦合；相移中图分类号：ＴＮ７５２文献标识码：Ａ文章编号：１００３．３５３Ｘ（２００９）１１－１１４４．０４ｔｚｍＣＭＯＳ工艺制造二流片结果ｄＢｃ／Ｈｚ＠１ＭＨｚ．ＲｅｓｅａｒｃｈａｎｄＦａｂｒｉｃａｔｉｏｎｏｆａＮｏｖｅｌＳｉｎｇｌｅＳｔａｇｅＲｉｎｇＯｓｃｉｌｌａｔｏｒＰｅｎｇＪｉｅ，ＺｈａｎｇＺｈｅｎｇ，ＦａｎＴａｏ，ＨｕａｎｇＱｉａｎｇ？ＹｕａｎＧｕｏｓｈｕｎ（Ｉｎｓｔｉｔｕｔｅ０，ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓｏｆＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｂｅｅｆｉｎｇ１０００２９，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＡｎｅｗｓｉｎｇｌｅｓｔａｇｅｒｉｎｇｏｓｃｉｌｌａｔｏｒＷａｇｄｅｓｉｇｎｅｄ．Ｃｒｏｓｓｍｏｒｅｐｏｌｅｓ，ｗｈｉｃｈｍａｄｅｔｈｅｐｈａｓｅｇａｉｎＷａｇｇｒｅａｔｅｒｔｈａｎｏｎｅｃｒｏｓｓｏｖｅｒｃｏｕｐｌｅｄｃｉｒｃｕｉｔｗａｓｅｍｐｌｏｙｅｄｔｏｇｅｔｂｅｆｏｒｅｔｈｅｇａｉｎｃｌＤｇｓｏｖｅｒ．ＢａｓｅｄｏｎＢａｒｋｈａｕｓｅｎｃｒｉｔｅｒｉｏｎ，ｔｈｅｗｈｅｎｔｈｅｐｈａｓｅ８ｈｍｏｆｔｈｅｌｏｏｐｗａｓ１８００。ｔｈｅｎｎｏｗｔｈｉｓｃｉｒｃｕｉｔｃｏｕｌｄｏｓｃｉｌｌａｔｅ．ＡｔｏｐｒｏｇｒａｎｕｎａｂｌｅＰＩＪＬＷＳＳｗａｓｄｅｓｉｇｎｅｄｖｅｒｉｆｙｔｈｅｐｅｒｆｏｒｍａｎｃｅｏｆｔｈｉｓｏｓｃｉｌｌａｔｏｒ．Ｓｔａｎｄａｒｄ０．５ｇｍＣＭＯＳｅｒｏｃＰ强ｓｕｓｅｄｔｏｄｅｓｉｇｎａＰＬＬｗｉｔｈｔｈｉｓｓｉｎｇｌｅｓｔａｇｅｒｉｎｇｏｓｃｉｌｌａｔｏｒ．Ｗｈｉｌｅｏｐｅｒａｔｉｎｇａｔ１．００５ＧＨｚ，ｔｈｅ．ｐｈａｓｅｎｏｉｓｅｉｎｔｈｅｌｏｃｋｅｄｃｏｎｄｉｔｉｏｎｉＳ一８１ｄＢｃ／Ｈｚ＠ｌＭＩ－Ｉｚｏｆｆｓｅｔ．Ｋｅｙｗｏｒｄｓ：ｒｉｎｇｏｓｃｉｌｌａｔｏｒ；ｓｉｎｇｌｅｓｔａｇｅ；ｌｏｗｐｏｗｅｒｄｉｓｓｉｐａｔｉｏｎ；ｃｒｏｓｓｃｏｕｐｌｅｄ；ｐｈａｓｅｓｈｉｆｔＥＥＡＣＣ：１２３０Ｂ０引言压控振荡器是锁相环最重要的组成部分，它通常由ＲＣ振荡器、ＬＣ振荡器或环形振荡器组成。而其中环形振荡器由于其面积小、功耗低、易于集成等优点，被广泛应用于各种消费电子类产品。例如现有８位ＭＣＵ，通常采用标准０．５皿ｍＣＭＯＳ工艺实现，此时如果采用ＬＣ振荡器来产生时钟，将大大增加系统的面积，提高芯片成本，因此在该工艺下１环形振荡器环形振荡器工作原理如图１所示。当环路满足巴克豪森准则，即１日（ｊｃｔ，ｏ）Ｉ≥１以及ＬＨ（ｊ蛐）＝１８００时，电路可持续振荡。。Ｉ仑必Ｏｌ设计高性能的环形振荡器是非常必要的。本文设计了一款创新单级环形振荡电路，采用标准０．５ｐｍｌ０ＣＭＯＳ工艺实现可达到９３４ＭＨｚ的工作频率，此时相位噪声为一８４图１环形振荡器的基本原理ｄＢｃ／Ｈｚ＠１ＭＨｚ。Ｆｉｇ．１Ｂａｓｉｃｐｒｉｎｃｉｐｌｅｏｆｔｉｎｓｏｓｃｉｌｌａｔｏｒ１１４４半导体技术第３４卷第ｌｌ期２００９年１１月万方数据在近年来的研究及应用中，通常采用的是两级环形振荡器，图２所示为几种常见两级环形振荡电路的延迟单元，这几种结构各有优缺点。第一种结构负载的线性度很好，因此可得到很好的ＰＳＲＢ特性，但所能达到的频率不高…；第二种结构工作频率很高且输出信号幅度很大（ｒａｉｌ．ｔｏ－ｒａｉｌ），信噪比较好，但由于有两个尾电流源分别作为粗调和精调控制电压，因此低频耦合噪声会很大，又恶化了电路的相位噪声Ｌ２１；第三种结构负载采用了ｉｎｄｕｃｔｉｖｅｐｅａｋｉｎｇ结构，也能得到ｒａｉｌ．ｔｏ．ｒａｉｌ的输出信号摆幅，因此噪声特性较好，但功耗较大Ｌ３Ｊ。（ａ）第一种（ｂ）第二种万方数据彭杰等：创新单级环形振荡器的研翻（ｃ）第三种图２三种常见两级环形振荡器的延迟单元Ｆｉｇ．２Ｔｈｒｅｅｃｏｎｖｅｎｔｉｏｎａｌｄｅｒａｙｃｅｌｌｓｏｆｔｗｏ－ｓｔｎｇｅｒｉｎｇｏｓｃｉｌｌａｔｏｒ２单级环形振荡电路出于功耗与速度的考虑，振荡器的级数应越少越好。假设延迟单元的个数减半，则电路的总延时减半，电路的振荡频率可以提高到两倍，且振荡器的功耗也可以减半。因此，对于给定的振荡频率，振荡器的功耗随延迟单元级数的减少而减少，且呈平方关系。此外，由相位噪声的计算式（１）可知，减少延迟单元的数目也能降低振荡器的相位噪声。前面说到现在通常采用的是两级或三级延迟单元，就是出于以上考虑。上已１．益ｓ（Ⅳ）＝Ⅳ‘焉‘等?‘万ｉ‰＋露ＬＩｓｓ。硪…ｕ７ｒ为绝对温度；ＶＤＤ为电源电压；‰为栅源电压；ＲＬ为负载阻抗；Ｉｓｓ为尾电流源电流；ｆ０为振荡频在理论上，式（１）中Ⅳ的最小值可取到１，因为，如果把简单差分单级放大电路正反馈连接，由于电路只在输出节点有一个极点，因此无法满足巴克豪森准则的第二个条件及环路相移为１８０。。为式中：Ⅳ为延迟单元的级数；蠡为玻尔兹曼常数；率；Ａｆｏ为偏离振荡频率的频率。可为什么现有环形振荡器最小级联数都是２，这是解决这个问题，拉扎维于１９９７年首次提出了双极型单级环形振荡器的电路【４ｌ，如图３所示。他在电彭杰等：创新单级环形振荡器的研制路中插入了两个交叉耦合单元以增加电路极点，使相位交点发生在增益交点之前，从而使电路起振。图３双极型单级环形振荡器Ｆｉｇ．３Ｂｉｐｏｌａｒｓｉｎｇｌｅ－ｓｔａｇｅｒｉｎｇｏｓｃｉｌｌａｔｏｒ在此基础上，研究了相应的ＣＭＯＳ电路，并做出了改进，如图４所示。该电路采用差分输入，输出信号经过一个交叉耦合结构之后送到一对ＮＭＯＳ源级跟随器，其输出再经过一个交叉耦合结构之后送到一对ＰＭＯＳ源级跟随器，其输出信号再作为差分ＮＭＯＳ管的输入。跟原来的双极型电路相比，这里增加了一对ＰＭＯＳ源级跟随器，这是因为双极型晶体管的开启电压只要达到ｐｎ结的开启电压就可以了，而ＮＭＯＳ管道开启电压通常需要０．７Ｖ或更多，远大于双极型晶体管。第二个交叉耦合结构的输出点由于也是一个电流源的输出节点，因此该节点的电压很低，如果将该节点直接反馈到输入放大管，会导致输入放大管无法开启，电路也无法正常工作。因此为了解决这个问题，增加了一对ＰＭＯＳ源级跟随器，对电平进行了位移，调整ＰＭＯＳ源级跟随器的输出节点使其直流值在ｙＤＤ／２处，这时再图４单级环形振荡器电路Ｆｉｇ．４Ｓｉｎｇｌｅ－ｓｔａｇｅｒｉｎｇｏｓｃｉｌｌａｔｏｒ１１４６半导体技术第３４卷第１１期万方数据将其反馈回输入放大管，电路就能正常工作了。此外该电路中没有采用任何偏置，可大大降低直流耦合噪声，但同时地带来的噪声会增加，这个可以通过仔细设计版图来削弱影响。另一种降低噪声的办法是提高输出信号的幅度ｂＪ，这里将ＰＭＯＳ负载管的栅极接到了更低的电平，ＮＭＯＳ负载管道栅极接到了更高的电平，以增大负载管的等效阻抗，从而得到较高摆幅的输出电压。电路的仿真波形如图５和图６所示，仿真所能达到的最高频率为１ＧＨｚ，相位噪声为一９３ｄＢｃ／Ｈｚ＠１ＭＨｚ。这种单级振荡结构可以输出正、反两路信号，适用于时钟产生和数据恢复等电路。当要应用于调制解调电路作为本振信号时，只需在其后加一个ＳＣＬ分频电路，就可以产生Ｉ、Ｑ正交信号，但这样输出频率就会减半。ｄａｃＩ．ｉｂｔｅｓｔｌｓｃｈｅｍａｔｉｃ：Ｆｅｂ２０１２：３９：５４２００９ＴｒａｎｓｉｅｎｔＲｅｓｐｏｎｓｅ１．８》１．６１．４１．８；１．６１．４烨唑图５单级环形振荡器的输出振荡频率Ｆｉｇ．５Ｆｒｅｑｕｅｎｃｙｏｆｔｈｅｓｉｎｇｌｅ－ｓｔａｇｅｒｉｎｇｏｓｃｉｌｌａｔｏｒＰｅｒｉｏｄｉｃＮｏｉｓｅＲｅｓｐｏｎｓｅ―２０．Ｏ―４０．Ｏ－６０．０墨口－，―８０．Ｏ。＼＼Ａ―ｌ∞一１２０＼１ｋ１２‰。呐勰；（蚴１Ｍ１弧图６单级环形振荡器的相位噪声Ｆｉｇ．６Ｐｈａｓｅｎｏｉｓｅｏｆｔｈｅｓｉｎｇｌｅ―ｓｔａｇｅｒｉｎｇｏｓｃｉｌｌａｔｏｒ３单级环形振荡器的版图设计为了方便测试该振荡器的性能，设计了一个完整的锁相环系统，包括鉴频鉴相器、电荷泵、二阶无源环路滤波器以及可编程分频电路。系统的完整版图如图７所示，其中振荡器部分位于图中的左上２００９年１１月角，也是整个芯片靠近中心的位置（整个芯片还有其他电路模块），这样可以离外围的较粗的电源线和底线较远，从而减小电路受电源地的影响，减小噪声。图７系统整体版图Ｆｉｇ．７ＬａｙｏｕｔｏｆｔｈｅＰＬＬｃｉｒｃｕｉｔ４测试结果芯片采用上华０．５弘ｍ标准ＣＭＯＳ工艺制造，测试电路板如图８所示，测试板左边部分是稳压电路，右边部分是晶振电路，夹具里面为被测芯片。测试结果显示电路最高可工作在１．００５ＧＨｚ，此时相位噪声可达到一８１ｄＢｃ／Ｈｚ＠１ＭＨｚ。输出频谱如图９所示，此时的相位噪声如图１０所示。图８系统测试的ＰＣＢ板Ｆｉｇ．８ＰＣＢｏｆｔｈｅｗｈｏｌｅｓｙｓｔｅｍＭｋｒｌ１．００ＧＨｚＪ』ｒ＿．，ｔｌ川Ｉ“．Ｌ“‘。。ｌ。“＿棚１１ｌ｜嗍Ｍｙ㈣Ｔ１㈣ｌＩ『引ｒ”ＩＩ’¨’㈨懒●ｌｆ●?栅ＩＩＬ．Ｌ州＂Ⅷ’ｌ～’ｌ。ＩＩｌｌ”川Ｃｅｎｔｅｒ１．００ＧＨｚＳｐａｎ２０ＭＨｚＲｅｓＢＷ２００ｋＨｚＶＢＷ２００ｋＨｚＳｗｅｅｐ１ｍｓ（１００ｌｐｔｓ）图９输出频谱’Ｆｉｇ．９ＦｒｅｑｕｅｎｃｙｓｐｅｃｔｒｕｍＮｏｍｍｂｅｒ２∞９万方数据彭杰等：创新单级环形振荡器的研制图１０ＶＣＯ输出频谱Ｆｉｇ．１０ＰｌＩａｓｅｎｏｉｓｅｏｆｔｈｅＶＣＯ５结话本文设计了一款创新的单级环形振荡电路，通过引入额外的极点来保持电路的振荡。与以往常用的两级或三级环形振荡电路相比，该电路具有结构简单，功耗低且集成度高等优点。这种单级振荡电路可以输出正、反鼯路信号，适用于时钟产生或时钟与数据恢复等电路，特别是用于消费电子类产品，可以用常规工艺来产生高性能的频率信号，且电路集成度高，大幅降低了芯片的成本。一参考文献：．［１］ＭＡＮＥＡＴＩＳＪＧ．Ｌｏｗ－ｊｉｔｔｅｒｐｒｏｃｅｓｓ－ｉｎｄｅｐｅｎｄｅｎｔＤＬＬａｎｄＰＩ工ｂａｓｅｄｏｎｓｅＩｆ－ｂｉａｓｅｄｔｅｃｈｎｉｑｕｅｓ［Ｊ］．ＩＥＥＥＪＳＳＣ，１９９６，３ｌ（１１）：１７２３．１７３２．［２］ＴＡＮＧＪＤ，ＫＡＳＰＥＲＫＯＶｌＴ－ＺＤ，ＢＯＥＲＭＵＮＤＡ．Ａ９．８一１１．５ＧＨｚｑｕａｄｒａｔｕｒｅｒｉｎｇｏｓｃｉｌｌａｔｏｒｆｏｒｏｐｔｉｃａｌｒ∞ｅｉｖ啪［Ｊ］．ＩＥＥＥＪＳＳＣ，２００２，３７（３）：４３８．４４２．［３］ＴＵｗＨ，ＹＥＨＪＹ，髑ＡＩＨＣ，ｅｔａ１．Ａ１．８Ｖ２．５―５．２ＧＨｚＣＭＯＳｄｕａｌ―ｉｎｐｕｔｔｗｏ－ｓｔａｇｅｒｉｎｇＶＣＯ［Ｃ］∥ＰｒｏｃｏｆＩＥＥＥＡｓｉａ－ＰａｅｉｔｌｃＣｏｎｆＯＮＡｄｖａｎｃｅｄＳｙｓｔｅｍＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ（ＡＰ－ＡＳＩＣ２００４）．Ｆｕｋｕｏｋａ。Ｊａｐａｎ，２００４：１３４－１３７．［４］ＲＡＺＡＶＩＢ．Ａ２ＧＨｚ１．６ｍｗｐｈａｓｅ．１０ｃｋｅｄｌｏｏｐ［Ｊ］．ＩＥＥＥＪＳＳＣ，１９９７。３２（５）：７３０．７３５．５】ＹＡＮＷＳＴ，ＬＵＯＮＧＨＣ．Ａ９００ＭＨｚＣＭＯＳｔｏｗ－ｐｈ珊．ｎｏｉｓｅｖｏｌｔａｇｅ－ｃｏｎｔｒｏｌｌｅｄｒｉｎｇｏｓｃｉｌｌａｔｏｒ［Ｊ］．ＩＥＥＥＴｒａｎｓｏｎＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍ－Ⅱ：ＡｎａｌｏｇａｎｄＤｉｇｉｔａｌｓｉｓａｌＰｒｏｃ，２００１，４８（２）：２１６．２２１．（收稿日期：２００９．０５．１４）作者简介：彭杰（１９８２一），女。四川人。在读博士研究生，主要从事超大规模集成电路研究；袁国囊（１舻），男。博士生导师，研究员，研究方向为超大规模集成电路设计。创新单级环形振荡器的研制作者：作者单位：刊名：英文刊名：年，卷(期)：被引用次数：彭杰， 张峥， 范涛， 黄强， 袁国顺， Peng Jie， Zhang Zheng， Fan Tao， HuangQiang， Yuan Guoshun中国科学院,微电子研究所,北京,100029半导体技术SEMICONDUCTOR TECHNOLOGY)0次 参考文献(5条) 1.MANEATIS J G Low-jitter process-independent DLL and PLL based on serf-biased techniques .TANG J D.KASPERKOVITZ D.ROERMUND A A 9.8-11.5 GHz quadrature ring oscillator for optical receivers 2002(03)3.TU W H.YEH J Y.TSAI H C A 1.8 V 2.5-5.2 GHz CMOS dual-input two-stage ring VCO 20044.RAZAVI B A 2 GHz 1.6 mW phese-locked loop 1997(05)5.YAN W S T.LUONG H C A 900 MHz CMOS tow-phase-noise voltage-controlled ring oscillator 2001(02) 相似文献(6条)1.期刊论文 颜志英.豆卫敏.胡迪庆.Yan zhiying.Dou weimin.Hu diqing SOI CMOS器件研究 -微纳电子技术)利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区.这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力.设计了101级环形振荡器电路,并对该电路进行测试与分析.根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间.2.学位论文 彭杰 高集成度低功耗频率综合器的设计与研究 2009近年来，随着技术的发展，SOC概念的逐渐实施导致集成度的提高，越来越多的功能需要被集成到MCU中了，例如要MCU中产生一个高频本振信号，需要在其内部集成一个高频的频率综合器。实际应用中，主流8-bit MCU的功能越来越强大，常需要数百兆赫兹的应用，例如430MHz频段的业余电台，400MH频段的对讲机，遥控器之类等等。而主流8-bit MCU目前通常仍采用的是标准0.5um CMOS工艺，因此在其中集成高频锁相环是一个具有挑战的课题。论文主要介绍了一款采用单级环形振荡器作为压控振荡器(VCO)的锁相环电路的设计、实现以及测试。首先论文讨论了频率合成的方法，包括直接模拟频率合成(DAFS)，锁相环频率合成(PLLFS)，直接数字频率合成(DDFS)以及延迟锁相环频率合成(DLLFS)。其中对直接数字频率合成的方法，我们做了深入讨论，对现有压缩数据以等效提高ROM容量的Sunderland算法进行了改进，提出了一种新的数据分割方式，可以用13位数据寻址得到近似于用14位数据寻址所能达到的性能，很好地优化了噪声特性和硬件开销。接下来论文讨论了锁相环系统的各个组成模块以及系统的性能指标。然后，论文着重讨论了各种压控振荡器(VCO)。首先是RC振荡器，由于性能特性较差，这种振荡器作为VCO已经不常用了；其次是弛豫振荡器，这种振荡器现在用得也很少了；再次是LC振荡器，它具有振荡频率高，选择性好，噪声特性好等优点，但也有工艺复杂，面积大，不利于集成等缺点，因此并不适合我们这里的应用；最后是环形振荡器，它具有调谐范围宽，面积小，易于集成等优点，但也有噪声特性较差的缺陷。对于环路振荡器，虽然其噪声特性不好，但是如果仔细设计，在8-bit MCU中也已经够用。因此，在比较了各种振荡器之后，综合考虑性能、集成度和功耗等各方面因素，最终选定了环形振荡器作为我们的VCO。接下来论文分析了现有环形振荡器的特性，着重讨论了两级环形振荡器，包括源级耦合延迟单元构成的两级环形振荡器，交叉耦合延迟单元构成的两级环形振荡器，全摆幅交叉耦合延迟单元构成的两级环形振荡器以及有源电感作为负载的延迟单元构成的两级环形振荡器，分析比较了它们各自的优缺点，并在此基础上提出了一种创新的单级环形振荡器电路。该单级环形振荡器利用在通路中加入交叉耦合结构来制造额外的极点，使相位交点总是发生在增益交点之前，从而保证电路的持续振荡。论文详细介绍了该单级环形振荡器的设计，仿真和实现。
在此基础上，我们设计了一个以此振荡器为VCO的锁相环系统，论文详细介绍了该锁相环的各个组成模块的设计，仿真和实现。系统仿真采用Matlab实现，主要确定了环路滤波器的参数。电路级的整体仿真采用Cadence的数模混合Spectre完成。论文的最后是芯片的测试结果。我们测定了锁相环的输出频率，包括VCO的输出频率和为得到I、Q正交信号而将VCO输出频率分频后的频率，输出频率的频谱，相位噪声，系统锁定时间，VCO增益以及系统功耗等参数。测试结果显示，系统性能良好。关键词：锁相环；单级环形振荡器；高集成度；低功耗；低成本3.期刊论文 连军.海潮和.程超 薄膜积累型SOI pMOSFET -半导体学报)对薄膜积累型SOI pMOSFET的制备和特性进行了研究.把一些特性和反掺杂型SOI pMOSFET进行了比较.其亚阈值斜率只有69mV/decade,而且几乎没有DIBL效应.漏击穿电压为10.5V,与反掺杂型相比,提高了40%.饱和电流为130μA/μm,比反掺杂型提高了27%以上.在3V工作电压下,101级SOI CMOS环形振荡器的单级门延迟为56ps.4.期刊论文 刘新宇.孙海峰.海朝和.刘忠立.吴德馨 高速全耗尽CMOS/SOI 2000门门海阵列 -电子学报)本文对全耗尽CMOS/SOI 2000门门海进行了研究,阵列采用宏单元结构,每个宏单元包括2×8个基本单元和8条布线通道,其尺寸为:92μm×86μm.2000门门海阵列采用0.8μm全耗尽工艺,实现了101级环形振荡器和4～128级分频器电路,在工作电压为5V时,0.8μm全耗尽CMOS/SOI101级环振的单级延迟为45ps.5.期刊论文 连军.海潮和.LIAN Jun.Hai Chaohe 采用新的抬高源漏工艺技术制作的全耗尽SOI CMOS器件和电路 -半导体学报)采用新的工艺技术,成功研制了具有抬高源漏结构的薄膜全耗尽SOI CMOS器件.详细阐述了其中的关键工艺技术.器件具有接近理想的亚阈值特性包含各类专业文献、应用写作文书、外语学习资料、高等教育、幼儿教育、小学教育、73创新单级环形振荡器的研制等内容。　
　环形振荡器的工作原理 环形振荡器是利用门电路的固有传输延迟时间将奇数个反相器首尾相接而成,该电路没有稳态。因为在静 态(假定没有振荡时)下任何一个反相器的... 　环形振荡器的工作原理 环形振荡器是利用门电路的固有传输延迟时间将奇数个反相器首尾相接而成,该电路没有稳态。因为在静 态(假定没有振荡时)下任何一个反相器的... 　学习兴趣,培养并有效提高学生综合分析、应用及创新...为了构成低频和超低频环形振荡 器,一种解决方法是在...将各级单稳态触发器的输出脉冲依次作为下一级触发器... 　〖目录〗 第一章 环形振荡器产品概述 第一节 产品...市场调查报告传递的信 息、理念、创新思维、独到的...2014一级建造师考试 一级建造师《建设工程项目管理》... 　电子线路 RC环形多谐振荡器 实验报告_电子/电路_工程科技_专业资料。北京师范大学...实验原理 利用逻辑门电路的传输延迟时间,将奇数个与非门首尾相接,就可以构成一... 　龙源期刊网 .cn 门电路环形振荡器仿真研究 作者:周宦银 马果花 田彦军 来源:《现代电子技术》2008 年第 02 期 摘要:在测量门电路的传输... 　实验目的 利用 RC 环形多谐振荡电路,实现与非门对电路断续的控制,并深入理解...实验原理 将数个 CMOS 与非门集成电路的输出输入端首尾相连,然后将最初的一个... 　电子系统综合创新设计 11电子 实验教学大纲_工学_高等...设计并制作一个电压控制 LC 振荡器,主要参数要求: ...号的功能,并可设置单级触发 字功能的简易逻辑分析... 　开展基于产品创新研制的课程,提高学生的综合能力_解决方案_计划/解决方案_应用文书...(群)的要求而进行的课程改 革,通过一个个产品的创新研制课程项目的开展以及...