射频采样ADC输入保护：这不是魔法 | 亚德诺半导体
请选择一个地区 请选择一种语言
Enable javascript
射频采样ADC输入保护：这不是魔法
任何高性能模数转换器(ADC)，尤其是射频采样ADC，输入或前端的设计对于实现所需的系统级性能而言很关键。很多情况下，射频采样ADC可以对几百MHz的信号带宽进行数字量化。前端可以是有源（使用放大器）也可以是无源（使用变压器或巴伦），具体取决于系统要求。无论哪种情况，都必须谨慎选择元器件，以便实现在目标频段的最优ADC性能。
射频采样ADC采用深亚微米CMOS工艺技术制造，并且半导体器件的物理特性表明较小的晶体管尺寸支持的最大电压也较低。因此，在数据手册中规定的出于可靠性原因而不应超出的绝对最大电压，将当前主流的射频采样ADC与之前的老器件相比，可以发现这个电压值是变小的。
在使用ADC对输入信号进行数字量化的接收机应用中，系统设计人员必须密切关注绝对最大输入电压。该参数直接影响ADC的使用寿命和可靠性。不可靠的ADC可能导致整个无线电系统无法使用，且更换成本也许非常巨大。
为了抵消过压带来的风险，射频采样ADC集成了可以检测高电平阈值的电路，允许接收机通过自动增益控制(AGC)环路调节增益来进行补偿。但是，如果采用流水线型ADC，则与架构相关的固有延迟可能导致输入暴露于高电平之下，从而可能损害ADC输入。本文讨论了一种简单的方法来增强AGC环路，保护ADC。
射频采样ADC可采用多种不同的设计，最常见的一种是流水线架构，该架构采用多级级联，将模拟信号转换为数字信号。第一级最重要，可以是缓冲或未缓冲级。选择哪种设计取决于设计要求和性能目标。例如，一个带缓冲器的ADC通常在频率范围内具有更好的SFDR性能，但功耗比不带缓冲器的ADC更高。
前端设计同样会根据ADC是否有缓冲级而改变。没有缓冲器的ADC需要使用额外的串联电阻来处理输入电荷反冲，它同样会改善SFDR性能。图1和图2显示了AD9625未缓冲和AD9680缓冲射频采样ADC的等效输入电路简化图。为简明起见，仅显示单端输入。
图1. 未缓冲射频采样ADC输入的等效电路图2. 缓冲射频采样ADC输入的等效电路
无论采用何种架构，ADC输入端可持续的绝对最大电压由MOSFET能够处理的电压决定。缓冲输入更复杂，且比未缓冲输入功耗更大。ADC具有多种不同类型的缓冲器，最常见的一种是源极跟随器。
缓冲和未缓冲ADC的故障机制有所不同，但通常是在超出允许的最大栅极-源极电压(VGS)或漏极-源极电压(VDS)时发生故障。这些电压如图3所示。
图3. MOS晶体管的关键电压
例如，假设VDS超过允许的最大电压，则发生VDS击穿故障，这通常在MOSFET处于关断状态且在漏极施加了相对于源极的过量电压时发生。如果VGS超过允许的最大电压，则它会导致VGS击穿（亦称为氧化层击穿）。这通常在MOSFET处于导通状态且在栅极施加了相对于源极的过量电压时发生。
未缓冲ADC的故障机制
图4显示的是一个未缓冲ADC输入。采样过程由反相时钟信号&P和&P控制，它们是MOSFET M1的采样/保持信号以及MOSFET M2的复位信号。M1导通时，M2关断，且电容CSW跟踪信号（采样或跟踪模式）。当M1关断时，MDAC中的比较器作出判断后M2导通，电容CSW复位。这样可在采样阶段使采样电容为下一次采样做好准备。该电路通常工作状态优良。
但是，高压输入使M2暴露在超出其漏源电压的应力之下。当对输入高压进行采样（M1导通、M2关断）时，M2会暴露于较大的VDS之下，其在不足采样时钟半周期的时间内处于关断状态，但哪怕只是瞬时的暴露也会降低电路的可靠性，导致ADC随时间失效。在复位模式下（M1关断、M2导通），因M1的漏极上有输入信号，从而也会暴露于大的VDS电压。
图4. 未缓冲ADC输入的故障模式
缓冲ADC的故障机制
图5显示的是一个缓冲ADC输入。采样和复位信号适用相同的时钟方案。无论相位如何，当缓冲器M3栅极暴露于高压输入时，产生电流I1以及I2。电流源I1采用PMOS晶体管实现，而I2采用NMOS晶体管实现。M3栅极上的高电压导致I1和I2 MOSFET产生过大的VDS。此外，M3栅极上的高电压还可导致氧化层击穿。
图5. 缓冲ADC输入的故障模式
缓冲和未缓冲ADC的击穿机制有所不同，因此绝对最大输入电压同样有所不同，如表1所以。
表1. 缓冲与未缓冲ADC的绝对最大值规格
输入电压(V)
14位 105 &MSPS
14位 125 &MSPS
16位 250&&MSPS
12位 2.5&&GSPS
14位 1.0&&GSPS
ADC Input Protection Using a TVS Diode
ADC inputs 有几种方式可以保护ADC输入不受高压影响。部分ADC（特别是射频采样ADC）具有内置电路，可以检测输入电压并在超过设定阈值时进行上报。如数据手册中所述，该快速检测输出存在一些延迟，因此依然会使ADC输入端短时间内暴漏于高压之下。
有几种方式可以保护ADC输入不受高压影响。部分ADC（特别是射频采样ADC）具有内置电路，可以检测输入电压并在超过设定阈值时进行上报。如数据手册中所述，该快速检测输出存在一些延迟，因此依然会使ADC输入端短时间内暴漏于高压之下。
图6. 带TVS二极管保护的ADC前端电路
虽然TVS二极管通过箝位过量电压保护ADC输入，但它们会极大地恶化谐波性能。图7显示了具有30 MHz、&1 dBFS输入的14位、250 MSPS无缓冲ADC的前端带与不带TVS二极管时的FFT比较情况。
图7. 带与不带TVS二极管保护的ADC前端电路FFT比较
TVS二极管会极大地恶化奇次谐波性能，因为它们在不作用为箝位的时候就相当于一反向偏置二极管。该PN二极管具有结电容CJ0，该电容与ADC内部开关动作产生的非线性反冲电流互相作用，产生一个与模拟输入信号混合的电压信号。该混合信号在ADC内部被采样，产生极大的三次谐波。在过压条件下的时域曲线（图8）显示了TVS二极管的箝位削压的功能。这并不表示TVS二极管不适合用来保护ADC输入，只是必须仔细考虑二极管规格，以便达到性能要求。选择二极管类型及其参数时必须作更全面的考虑。
图8. 前端电路中的TVS二极管保护导致削波信号
图8. 前端电路中的TVS二极管保护导致削波信号
当带宽和采样速率达到GHz和GSPS级别时，射频采样ADC可以简化无线电接收机设计，因为它们不需要ADC前具有很多的混频级，但这样会让ADC输入易受过压应力影响。图9显示的是用于射频采样ADC的典型前端设计，采用放大器驱动。新一代放大器专为与这些ADC实现接口而设计，具有快速攻击响应输入管教，可通过串行外设接口(SPI)配置，将输出衰减为预定增益。快速攻击响应引脚可以配置为响应射频采样ADC的快速检测输出。是具有快速攻击响应功能的新一代放大器实例。 和
是具有快速检测功能的射频采样ADC实例。
图9. 带快速攻击响应功能的放大器驱动带快速检测功能的射频采样ADC
只要输入电压处于合理的范围之内，图9中的拓扑便能工作良好。举例而言，假如该接收机的输入端收到突发高压信号，则放大器的输出将上升至放大器电源轨的电压水平（本例中为5 V）。这将产生巨大的电压摆幅，超过ADC输入端的绝对最大额定电压。快速检测功能存在一定延迟（AD为28个时钟周期或28 ns），因此等到快速检测逻辑输出告诉放大器置位快速攻击响应时，ADC早已暴露在高压下数个时钟周期。这可能降低ADC的可靠性，因此无法承受这种风险的系统设计必须采用第二保护模式。具有极低器件和寄生电容的快速响应肖特基二极管在这种情况下十分管用。特定二极管的关键参数可参见数据手册。
反向击穿电压(VBR)&&AD9680输入引脚上的最大输入电压&&相对于AGND约为3.2 V，因此为该二极管选择数值为3 V的反向击穿电压。
结电容(CJ0)&&二极管电容应尽可能低，确保正常工作时二极管不影响ADC的交流性能(SNR/SFDR)。
图10显示的是无源前端，肖特基二极管位于ADC之前。无源前端比较容易演示肖特基二极管在不影响交流性能情况下对ADC输入端的保护。
图10. 显示射频采样ADC和肖特基二极管的无源前端电路
这颗射频采样ADC经过测试可输入高达2 GHz频率的信号，因此选用RF肖特基二极管(RB851Y)。表2显示RB851Y的关键参数；表明该器件适合该应用。测试结果显示二极管防止了ADC输入电压超过其3.2 V的绝对最大电压（相对于AGND）。图11显示的是一个单端输入（ADC的VIN+引脚）暴露在高压之下（185 MHz）的情况。肖特基二极管将电压箝位至3.0 V左右（相对于AGND），防止ADC输入达到3.2 V限值。图12显示的是在肖特基二极管箝位下的AD9680输入端的差分信号。
表2. 用于保护射频采样ADC输入的肖特基二极管关键参数
反向电压 (VR)
AD9680数据手册中，绝对最大额定电压值为VIN& = 3.2 V
端点之间的电容(CJ0, 或 Ct)
正常条件下对ADC性能影响较小
图11. 肖特基二极管箝位的单端ADC输入
图12. 肖特基二极管箝位AD9680差分输入信号
下一步，我们测量正常工作性能。AD9680按照数据手册中的建议进行控制，但输入如图10所示进行修改。模拟输入频率变化范围为10 MHz至2 GHz。CJ0的超低数值应当不会对ADC的SNR和SFDR性能造成影响。
图13. AD9680带肖特基二极管保护时SNR/SFDR与模拟输入频率的关系
肖特基二极管根本不会影响SNR性能，但某些频率下SFDR与预期值有所偏差，如图13所示。这可能是由于差分信号失配或ADC反冲所导致的。评估板是从直流到2 GHz的宽频段设计，因此当它在整个频段内的整体工作良好时，某些元器件可能在特定频率下与肖特基二极管相互作用。
大部分应用不会用到整个2 GHz频段，因此可以通过修改过压保护的输入电路，将前端调谐至所需的目标信号带宽。谨慎选择肖特基二极管可以保护ADC输入，因而系统设计人员可以使用具有最新快速攻击响应功能和快速检测功能的放大器驱动前端电路，如图14所示。
图14. ADA4961驱动AD9680（显示射频采样ADC和肖特基二极管）
本文讨论如何使用肖特基二极管保护射频采样ADC输入，使其免受过压应力的影响。仔细审查二极管的数据手册参数很关键。为了实现最佳的目标频段性能，需要对该电路的实施进行规划。射频采样ADC的快速检测输出可以与最新放大器的快速攻击响应功能进行配合，设置自动增益控制环路。
Castera, Jim and Rob Reeder. "" 模拟对话，第41卷第1期，2007年。
Das, Dave Roy. "." 麻省理工学院，1997年。
Kester, Walt. .ADI公司，2004年。
: 高速ADC模拟输入接口考虑因素
Reeder, Rob. "." Electronic Design, 2011年。
Reeder, Rob. "." UBM Electronics, 2011年。
Shedge, Dnyandeo, Devendra Itole, Milind Gajare, 和 Prakash Wani. "" ACEEE.
Umesh Jayamohan
Umesh Jayamohan是ADI公司高速转换器部门（位于北卡罗来纳州格林斯博罗）的应用工程师，于2010年加入ADI公司。Umesh于1998年获得印度喀拉拉大学电气工程学士学位，于2002年获得美国亚利桑那州立大学电气工程硕士学位。
12位、2.6 GSPS/2.5 GSPS/2.0 GSPS、1.3 V/2.5 V模数转换器
14位、1 GSPS/820 MSPS/500 MSPS、JESD204B、双通道模数转换器
低失真3.2 GHz RF DGA
相关市场与技术
Do you consent to the use of cookies on your device as described in our ? You can change your
at any time but parts of this site will not function correctly without them.
I Accept CookiesI Refuse Cookies射频采样ADC输入保护：这不是魔法-技术文章-RF技术社区
射频采样ADC输入保护：这不是魔法
发布时间： 09:17:38
来源：RF技术社区 (http://rf.eefocus.com)
任何高性能模数转换器(ADC)，尤其是射频采样ADC，输入或前端的设计对于实现所需的系统级性能而言很关键。很多情况下，射频采样ADC可以对 几百MHz的信号带宽进行数字量化。前端可以是有源（使用放大器）也可以是无源（使用变压器或巴伦），具体取决于系统要求。无论哪种情况，都必须谨慎选择 元器件，以便实现在目标频段的最优ADC性能。
射频采样ADC采用深亚微米CMOS工艺技术制造，并且半导体器件的物理特性表明较小的晶体管尺寸支持的最大电压也较低。因此，在数据手册中规定的出于可靠性原因而不应超出的绝对最大电压，将当前主流的射频采样ADC与之前的老器件相比，可以发现这个电压值是变小的。
在使用ADC对输入信号进行数字量化的接收机应用中，系统设计人员必须密切关注绝对最大输入电压。该参数直接影响ADC的使用寿命和可靠性。不可靠的ADC可能导致整个无线电系统无法使用，且更换成本也许非常巨大。
为 了抵消过压带来的风险，射频采样ADC集成了可以检测高电平阈值的电路，允许接收机通过自动增益控制(AGC)环路调节增益来进行补偿。但是，如果采 用流水线型ADC，则与架构相关的固有延迟可能导致输入暴露于高电平之下，从而可能损害ADC输入。本文讨论了一种简单的方法来增强AGC环路，保护 ADC。
射频采样ADC可采用多种不同的设计，最常见的一种是 流水线架 构，该架构采用多级级联，将模拟信号转换为数字信号。第一级最重要，可以是缓冲或未缓冲级。选择哪种设计取决于设计要求和性能目标。例如，一个带缓冲器的 ADC通常在频率范围内具有更好的SFDR性能，但功耗比不带缓冲器的ADC更高。
前端设计同样会根据ADC是否有缓冲级而改变。没有缓冲器的ADC需要使用额外的串联电阻来处理输入电荷反冲，它同样会改善SFDR性能。图1和图2显示了AD9625未缓冲和AD9680缓冲射频采样ADC的等效输入电路简化图。为简明起见，仅显示单端输入。
　　图1. 未缓冲射频采样ADC输入的等效电路
　　图2. 缓冲射频采样ADC输入的等效电路
无论采用何种架构，ADC输入端可持续的绝对最大电压由MOSFET能够处理的电压决定。缓冲输入更复杂，且比未缓冲输入功耗更大。ADC具有多种不同类型的缓冲器，最常见的一种是源极跟随器。
缓冲和未缓冲ADC的故障机制有所不同，但通常是在超出允许的最大栅极-源极电压( (VGS))或漏极-源极电压((VDS))时发生故障。这些电压如图3所示。
　　图3. MOS晶体管的关键电压
例如，假设VDS超过允许的最大电压，则发生VDS击穿故障，这通常在MOSFET处于关断状态且在漏极施加了相对于源极的过量电压时发生。如果VGS 超过允许的最大电压，则它会导致VGS击穿（亦称为氧化层击穿）。这通常在MOSFET处于导通状态且在栅极施加了相对于源极的过量电压时发生。
未缓冲ADC的故障机制
图4显示的是一个未缓冲ADC输入。采样过程由反相时钟信号&P和&P控制，它们是MOSFET M1的采样/保持信号以及MOSFET M2的复位信号。M1导通时，M2关断，且电容CSW跟踪信号（采样或跟踪模式）。当M1关断时，MDAC中的比较器作出判断后M2导通，电容CSW复 位。这样可在采样阶段使采样电容为下一次采样做好准备。该电路通常工作状态优良。
但是，高压输入使M2暴露在超出其漏源电压的应力之 下。当对输入高压进行采样（M1导通、M2关断）时，M2会暴露于较大的VDS之下，其在不足采样时钟半周期的时间内处于关断状态，但哪怕只是瞬时的暴露 也会降低电路的可靠性，导致ADC随时间失效。在复位模式下（M1关断、M2导通），因M1的漏极上有输入信号，从而也会暴露于大的VDS电压。
　　图4. 未缓冲ADC输入的故障模式
缓冲ADC的故障机制
图5显示的是一个缓冲ADC输入。采样和复位信号适用相同的时钟方案。无论相位如何，当缓冲器M3栅极暴露于高压输入时，产生电流I1以及I2。电流源 I1采用PMOS晶体管实现，而I2采用NMOS晶体管实现。M3栅极上的高电压导致I1和I2 MOSFET产生过大的VDS。此外，M3栅极上的高电压还可导致氧化层击穿。
　　图5. 缓冲ADC输入的故障模式
　　缓冲和未缓冲ADC的击穿机制有所不同，因此绝对最大输入电压同样有所不同，如表1所以。
　　表1. 缓冲与未缓冲ADC的绝对最大值规格
使用TVS二极管保护ADC输入
有几种方式可以保护ADC输入不受高压影响。部分ADC（特别是射频采样ADC）具有内置电路，可以检测输入电压并在超过设定阈值时进行上报。如数据手册中所述，该快速检测输出存在一些延迟，因此依然会使ADC输入端短时间内暴漏于高压之下。
瞬态电压稳定器(TVS)二极管可以限制过量电压，但会在正常工作期间影响ADC性能。图6显示的是一个使用TVS二极管的过压保护电路。
　　图6. 带TVS二极管保护的ADC前端电路
虽然TVS二极管通过箝位过量电压保护ADC输入，但它们会极大地恶化谐波性能。图7显示了具有30 MHz、&1 dBFS输入的14位、250 MSPS无缓冲ADC的前端带与不带TVS二极管时的FFT比较情况。
　　图7. 带与不带TVS二极管保护的ADC前端电路FFT比较
TVS二极管会极大地恶化奇次谐波性能，因为它们在不作用为箝位的时候就相当于一反向偏置二极管。该PN二极管具有结电容CJ0，该电容与ADC内部开 关动作产生的非线性反冲电流互相作用，产生一个与模拟输入信号混合的电压信号。该混合信号在ADC内部被采样，产生极大的三次谐波。在过压条件下的时域曲 线（图8）显示了TVS二极管的箝位削压的功能。这并不表示TVS二极管不适合用来保护ADC输入，只是必须仔细考虑二极管规格，以便达到性能要求。选择 二极管类型及其参数时必须作更全面的考虑。
　　图8. 前端电路中的TVS二极管保护导致削波信号
使用肖特基二极管保护射频采样ADC输入
当带宽和采样速率达到GHz和GSPS级别时，射频采样ADC可以简化无线电接收机设计，因为它们不需要ADC前具有很多的混频级，但这样会让ADC输 入易受过压应力影响。图9显示的是用于射频采样ADC的典型前端设计，采用放大器驱动。新一代放大器专为与这些ADC实现接口而设计，具有快速攻击响应输 入管教，可通过串行外设接口(SPI)配置，将输出衰减为预定增益。快速攻击响应引脚可以配置为响应射频采样ADC的快速检测输出。ADA4961是具有 快速攻击响应功能的新一代放大器实例。AD9680和AD9625是具有快速检测功能的射频采样ADC实例。
　　图9. 带快速攻击响应功能的放大器驱动带快速检测功能的射频采样ADC
只要输入电压处于合理的范围之内，图9中的拓扑便能工作良好。举例而言，假如该接收机的输入端收到突发高压信号，则放大器的输出将上升至放大器电源轨的 电压水平（本例中为5 V）。这将产生巨大的电压摆幅，超过ADC输入端的绝对最大额定电压。快速检测功能存在一定延迟（AD为28个时钟周期或28 ns），因此等到快速检测逻辑输出告诉放大器置位快速攻击响应时，ADC早已暴露在高压下数个时钟周期。这可能降低ADC的可靠性，因此无法承受这种风险 的系统设计必须采用第二保护模式。具有极低器件和寄生电容的快速响应肖特基二极管在这种情况下十分管用。特定二极管的关键参数可参见数据手册。
反向击穿电压(VBR)&&AD9680输入引脚上的最大输入电压&&相对于AGND约为3.2 V，因此为该二极管选择数值为3 V的反向击穿电压。
结电容(CJ0)&&二极管电容应尽可能低，确保正常工作时二极管不影响ADC的交流性能(SNR/SFDR)。
图10显示的是无源前端，肖特基二极管位于ADC之前。无源前端比较容易演示肖特基二极管在不影响交流性能情况下对ADC输入端的保护。
　　图10. 显示射频采样ADC和肖特基二极管的无源前端电路
这颗射频采样ADC经过测试可输入高达2 GHz频率的信号，因此选用RF肖特基二极管(RB851Y)。表2显示RB851Y的关键参数；表明该器件适合该应用。测试结果显示二极管防止了ADC 输入电压超过其3.2 V的绝对最大电压（相对于AGND）。图11显示的是一个单端输入（ADC的VIN+引脚）暴露在高压之下（185 MHz）的情况。肖特基二极管将电压箝位至3.0 V左右（相对于AGND），防止ADC输入达到3.2 V限值。图12显示的是在肖特基二极管箝位下的AD9680输入端的差分信号。
　　表2. 用于保护射频采样ADC输入的肖特基二极管关键参数
　　图11. 肖特基二极管箝位的单端ADC输入
　　图12. 肖特基二极管箝位AD9680差分输入信号
　　下一步，我们测量正常工作性能。AD9680按照数据手册中的建议进行控制，但输入如图10所示进行修改。模拟输入频率变化范围为10 MHz至2 GHz。CJ0的超低数值应当不会对ADC的SNR和SFDR性能造成影响。
　　图13. AD9680带肖特基二极管保护时SNR/SFDR与模拟输入频率的关系
肖特基二极管根本不会影响SNR性能，但某些频率下SFDR与预期值有所偏差，如图13所示。这可能是由于差分信号失配或ADC反冲所导致的。评估板是 从直流到2 GHz的宽频段设计，因此当它在整个频段内的整体工作良好时，某些元器件可能在特定频率下与肖特基二极管相互作用。
　　大部分应用不会用到整个2 GHz频段，因此可以通过修改过压保护的输入电路，将前端调谐至所需的目标信号带宽。谨慎选择肖特基二极管可以保护ADC输入，因而系统设计人员可以使用具有最新快速攻击响应功能和快速检测功能的放大器驱动前端电路，如图14所示。
　　图14. ADA4961驱动AD9680（显示射频采样ADC和肖特基二极管）
本 文讨论如何使用肖特基二极管保护射频采样ADC输入，使其免受过压应力的影响。仔细审查二极管的数据手册参数很关键。为了实现最佳的目标频段性能，需 要对该电路的实施进行规划。射频采样ADC的快速检测输出可以与最新放大器的快速攻击响应功能进行配合，设置自动增益控制环路。
车用雷达是驾驶辅助系统的重要组成部分。其不仅提供驾驶人员舒适从而减少紧张感的驾驶环境，更为全面提高道路交通安全奠定必要的基础。从设计车用雷达及其优化到大量生产，以及安装除错，都会使用到多种检验与测试方法。本文仅从射频测试技术角度探讨车用雷达的若干设计要点。
你可能认识这些全黑防护同名包，一般美军特种部队用于运输重要文件和信息的防护包。Blackout Spec和Bomber公司联合打造出这两款抗射频识别便携包和实用袋，能够拦截一切射频识别设备信号，包括但不限于WIFI，蓝牙，GPS， 麦克风和相机等等，保护你的个人电子安全，免遭识别偷窃。
在射频电路中串100pF相当于直连，这是为何？
昨天主要聊了射频同轴电缆外导体对屏蔽衰减的影响，其实从目前使用的射频同轴电缆，种类非常多，除了各层结构的尺寸影响外，不同的外导体材质、层数、编织密度都影响着整根电缆的性能。下面就个人目前掌握的射频同轴电缆外导体的类别做以下陈述。
以二端口网络为例，如单根传输线，共有四个S参数：S11，S12，S21，S22，对于互易网络有S12＝S21，对于对称网络有S11＝S22，对于无耗网络，有S11*S11+S21*S21＝1，即网络不消耗任何能量，从端口1输入的能量不是被反射回端口1就是传输到端口2上了。
Tel: 3-8073
备案号: 苏ICP备号-2Sigma+delta+ADC+IP核设计与实现 三亿文库
Sigma+delta+ADC+IP核设计与实现
西南交通大学硕士研究生学位论文第１１页难的，而且，如果采样频率接近奈奎斯特频率，抗混叠滤波器的过渡带必须有很快的衰减，这样就增加了模拟滤波器的造价。２．２过采样Ｓｉｇｍａ２．２．１过采样ｄｅｌｔａＡＤＣＡＤＣ是一种模拟输入与数字输出成正比的电路，图２．１就给出了理想的３位单极性ＡＤＣ的转换特性，其中横坐标是输入电压Ｕｍ的相对值，纵坐标是经过采样量化的数字输出量，以二进Ｎｏｏｏ～１１１表示。Ⅲ¨Ⅲ如湖毗数字输出州∞以ｍ帆肿∞妣∞ｍ０１／８２／８３／８童／暑５／８鑫／８ｒ／８１ｉｊＩ彬ｌｊＲ醪模拟输入图２．１单极性ＡＤＣ的转换特性理想的ＡＤＣ第一位的变迁发生在相当于１／２ＬＳＢ的模拟电压值上，以后每隔１ＬＳＢ都会发生一次变迁，直到距离满度的１／２ＬＳＢ。因为ＡＤＣ的模拟量输入可以是任何值，但是数字输出却是量化的，所以实际的模拟输入与数字输出之间存在＋１／２ＬＳＢ或一１／２ＬＳＢ的量化误差。在交流采样的应用中，这种量化误差会产生量化噪声Ⅲ１．如果对理想ｈｏｃ力ｎ－－个恒定的直流输入电压，那么多次采样所得到的数字西南交通大学硕士研究生学位论文第１２页输出值总是相同的，而且分辨率受量化误差的限制。如果在这个直流输入信号上叠加一个交流信号，并且用比交流信号的频率高的多的采样频率进行采样，此时得到的数字输出值将是变化的，用这些采样结果的平均值表示ＡＤＣ的转换结果便能得到比用同样ＡＤＣ高得多的采样分辨率，这种方法称作过采样（ｏｖｅｒｓａｍｐｌｉｎｇ）。如果模拟输入电压本身就是交流信号，则不必另外叠加一个交流信号。采用过采样方法（采样频率远高于奈奎斯特频率）也可提高ＡＤＣ的分辨率。２．２．２过采样系统的描述过采样脉冲编码调制是一种可以提高分辨率的技术，它是通过对信号的过采样来实现的。系统是以相对于奈奎斯特频率高得多的频率进行采样的。ｆｓｌ／２＝ｆＢｆｓ２／２ｆ图２．２奈奎斯特转换和过采样量化噪声很明显，如图２―２所示：一般采样和过采样产生相同的噪声能量，但是噪声的频率分布却是不～样的，这是因为过采样有着更高的采样频率。假设噪声能量均匀的分布在一ｆｓｌ／２和ｆ§抛之间或一ｆｓ２／２和ｆｓ２／２，其中ｆｓｌ是奈奎斯特采样频率，ｆｓ２贝ｌＪ是过采样频率。它们两者的频谱能量的面积是相同的，但是他们的分布却完全不同。过采样的频谱的噪声能量只有很少的落到了［■缪，归］（也就是基带内），其它的噪声能量都在信号波段以外。之后经过一个低通滤波器，这样分布在ｆＢ～ｆｓ２／２之间的噪声就被滤波器滤掉了，所以过采样ＡＤＣ的信噪比要比奈奎斯特采样得到的信噪比大得多（精度也就提高了）。其中滤除噪声的低通滤波器和疏值采样被称为降频器ｎ别。’西南交通大学硕士研究生学位论文第１３页２．２．３噪声整形技术仅使用过采样技术来减少信号频带内的量化噪声效果不明显。例如，若要从１ｂｉｔ量化器获得９８ｄＢ的信噪比（即１６位的分辨率）；则过采样比高达１０９，对应２０ｋＨｚ带宽输入信号所需的电路工作频率达１０１０ｋｒｕ，这是无法实现的。为了把采样频率降至现实可行的程度，人们开发了噪声整形技术，它的思想是利用负反馈对量化器产生的量化噪声进行低频衰减、高频放大，量化噪声大部分被驱赶到信号频带之外，然后用数字滤波器滤除带外噪声。因此结合过采样、噪声整形和低通滤波，就可以显著减少信号频带内的量化噪声，起到传统ＡＤＣ转换中增加量化器比特数的作用。换言之，采用过采样和噪声整形后，量化器的结构可大为简化，使用粗糙量化即可。２．３Ｓｉｇｍａｄｅｌｔａ调制器的结构和性能分析从以上分析可知，Ｓｉｇｍａｄｅｌｔａ型ＡＤＣ的原理和传统ＡＤＣ的原理不同，其输入数据和输出数据不存在直观的一一对应关系ｎ引。因此采用传统方法难以分析和理解这一新型的ＡＤＣ。鉴于Ｓｉｇｍａｄｅｌｔａ型ＡＤＣ工作在过采样域，其中的Ｓｉｇｍａｄｅｌｔａ调制器存在有负反馈，实际分析时一般都用信噪比这一参数来表征其性能。２．３．１一阶Ｓｉｇｍａｄｅｌｔａ调制器的传输特性及量化信噪比对于过采样比为ＯＳＲ的Ｎ位量化的量化编码过程有：（。Ｓ！凇）脚＝６．０２Ⅳ＋１．７６＋１０ｌｏｇ（ｏｓＲ）（ａｓ）（２．４）在推导式２．４时，我们假定了输入信号为与量化噪声相互独立的正弦信号，且信号最大值为２Ｎ（Ａ／２），其中△为量化台阶高度。所以信号功率为Ｂ：（矧２＝等量化噪声功率普密度为（２．５）霹（俨等＝竺１２?万１（２．６）（ｘ）８．２（西南交通大学硕士研究生学位论文第１４页图２―３一阶Ｓｉｇｍａｄｅｌｔａ调制器等效模型为了分析一阶Ｓｉｇｍａｄｅｌｔａ调制器的传输特性，先将Ｓｉｇｍａｄｅｌｔａ调制器电路用它的等效模型来表示（图２―３）。积分器的数字模型为具有一个延迟单元的反馈回路，同时由于量化器为非线性元件，引入了量化噪声，并且它嵌入在反馈回路中，因此严格定量分析是十分困难的。根据有关幅度量化器的分析，我们将量化器线性化为一个量化误差为白噪声的信号源ｅ（ｎ），并且假设量化噪声与输入信号不相关。由于Ｓｉｇｍａｄｅｌｔａ调制器的量化分层很少，这种假定有时并不一定成立，特别是对于一阶Ｓｉｇｍａｄｅｌｔａ调制器和当输入为直流信号或正弦等规则信号的情况，量化噪声与输入信号表现了很大的相关性，但对于高阶Ｓｉｇｍａｄｅｌｔａ调制器以及随机的输入信号，仍然可得到具有指导意义的结果。】ｒ（ｚ）＝Ｆ：（ｚ）Ｘ（ｚ）＋Ｈｅ（ｚ）Ｅ（ｚ）．（２．７）其中ｎｚ、：塑：！丝二１２：ｚ－－。Ｘ（ｚ）ｌ＋ｌ／（ｚ一１）趾）＝器＝而ｂ＝（１－－Ｚ－１）（２．９）分别为一阶Ｓｉｇｍａｄｅｌｔａ调制器对信号和量化噪声的传函数。以上二式表明，一阶Ｓｉｇｍａｄｅｌｔａ调制器对信号全部无失真地传给了输出端，而对量化噪声则产生了变形。为了确定一阶Ｓｉｇｍａｄｅｌｔａ调制器的量化信噪比，首先必须求得输出量化噪声功率。见∽：１＿ｅ－ｊ２Ｚ＝ｅｊａｒ＝Ｐ７２彤７五代入２．９式得到（２．１０）ｌＶ／石＝下ｅＪｒ！ｆ７ｆ，二Ｊ＿ｅ－Ｊｎｆ／ｆ＂×２ｊｘｅ－ＪＷ，石：ｓｉｌＪｓ孕）×２ｊＸｅ－ＡＶ，正（２．１０）Ｉ也（厂）Ｉ＝２ｓｉｎ（－等－－）（２．１１）所以在Ｏ到ｆ。上的量化噪声功率为西南交通大学硕士研究生学位论文第１５页￡＝最洲叫，１２ｄｆ＝Ｅ㈤水ｉｎ唧矽亿∽当过采样比ＯＳＲ远大于１，也就是ｆｓ远大于ｆ０时，我们可以近似认为ｓｉｎ（氕ｆ／ｆｓ）与（Ⅱｆ／ｆｓ）相等，所以我们得到ｅ＝鲁（譬煳ｓ噪比为：Ａ３２万６２Ｌ（鲫１／］３㈦Ⅲ假设输入信号与前面分析线性ＰＣＭ时相同，那么我们可以得到信号最大信（ＳＮｌ９脚司０１０９售）－１０ｌｏ《２２Ⅳ）“０１０榜（∞３］（四（２?１４）所以（－Ｓ！凇）脚＝６．０２Ｎ＋１．７６―５．１７＋３０１０９（ＯＳＲ）（ｄＢ）（２．１５）式２。１５表明，对于一阶Ｓｉｇｍａｄｅｌｔａ调制器，虽然仅采用一位量化，但在过采样比ＯＳＲ足够大时，在理论上也可获得相当好的信噪比。例如若０ＳＲ＝２５６，由（２．１５）式可求得辨率。顺便指出，在前面的分析中我们假定量化误差为不相关的白噪声，对于一阶或二阶Ｓｉｇｍａｄｅｌｔａ调制器，量化误差很少表现为真正的白噪声，但对于高阶ＳＮＲ≈８４ｄＢ，这相当于１４位线性ＰＣＭ编码转换器的分Ｓｉｇｍａｄｅｌｔａ调制器，近似程度要好得多，这种情况类似于ＰＣＭ调制时低位量化与高位量化的情况。尽管如此，根据对非白噪声假设的研究表明，这里推导的量化噪声功率表达式，即使量化误差不是白噪声仍然可以应用，并可得到一些具有指导意义的结果ｎ钔。２．３．２二阶Ｓｉｇｍａｄｅｌｔａ调制器的传输特性及量化信噪比前面一阶Ｓｉｇｍａｄｅｌｔａ调制器的基本原理，从（２．１５）式可知，要想获得较高的量化信噪比，须采用很高的过采样比，这将使采样频率变得很高，难于实现。为了进一步改进Ｓｉｇｍａｄｅｌｔａ调制器的性能，可在量化器之前插入多个积分器构成高阶Ｓｉｇｍａ［１５】ｄｅｌｔａ调制器。下面先讨论二阶Ｓｉｇｍａｄｅｌｔａ调制器的情况
联系客服：cand57il.com